Please use this identifier to cite or link to this item: http://dspace.ups.edu.ec/handle/123456789/8397
Title: Implementación en FPGA de un sistema totalmente digital de recuperación de reloj
Authors: Cárdenas, Daniel
Arévalo, Germán
Keywords: RECUPERACIÓN DE LA SEÑAL DE RELOJ Y DATOS CDR
FPGA
DSP
SINCRONIZACIÓN
RECUPERACIÓN DEL TIEMPO
Issue Date: Dec-2011
Abstract: Clock and data recovery CDR is an important subsystem of every communication device since the receiver must recover the exact transmitter’s clock information usually coded into the incoming stream. Some analogue techniques for CDR have been developed based on PLL theory employing an external VCO. However, sometimes external components could be cumbersome when interfacing them with the digital core (FPGA, DSP) already present in the device. Thus, the digital core is also used to carry out the timing recovery task by all-digital techniques i.e. without an external VCO. This article will describe an all digital timing recovery subsystem using digital techniques implemented on a FPGA.
Description: La recuperación de la señal de reloj y de datos CDR es un subsistema importante de cada dispositivo de comunicaciones dado que el receptor debe recuperar la información exacta del reloj del transmisor, misma que está usualmente codificada dentro de la trama de datos entrante. Se han desarrollado algunas técnicas analógicas para CDR basadas en la teoría de PLLs empleando un VCO externo. Sin embargo, en algunas ocasiones la conexión del núcleo digital (FPGA, DSP) con los componentes externos puede resultar complicada. De este modo, el núcleo digital es también utilizado para solventar la tarea de la recuperación de la señal de reloj mediante técnicas totalmente digitales, sin el uso de un VCO externo. El presente artículo describe un subsistema totalmente digital de recuperación de señal de reloj, implementado en un FPGA.
URI: http://dspace.ups.edu.ec/handle/123456789/8397
Appears in Collections:Volumen No. 06

Files in This Item:
File Description SizeFormat 
Implementación en FPGA de un sistema totalmente digital de recuperación de reloj.pdfRecuperación del tiempo.1.76 MBAdobe PDFView/Open


This item is licensed under a Creative Commons License Creative Commons