Diseño e implementación de un modulador y un demodulador SSK (Space Shify Keying) para comunicación por luz visible (VLC) utilizando la Fpga (Fiel Programmable Gate Array) CYCLONE III de Altera.

Para citar o enlazar este item, por favor use el siguiente identificador: http://dspace.ups.edu.ec/handle/123456789/5367
Título : Diseño e implementación de un modulador y un demodulador SSK (Space Shify Keying) para comunicación por luz visible (VLC) utilizando la Fpga (Fiel Programmable Gate Array) CYCLONE III de Altera.
Autor : Caiza Guanochanga, Gustavo Javier
Echeverría Chilla, Jonathan Andrés
Director de Tesis: Tipán Simbaña, Milton Napoleón
Resumen traducido: In this paper, we performed the design, simulation and implementation of a modulator and demodulator SSK (Space Shift Keying) for VLC (Visible Ligth Communications). Initially we investigated optical communications and primarily systems modulations MISO (Multiple Input Single Output). Then we did the design and simulation in DSP Builder software. MISO system was implemented which consists of four transmitters and one receiver, the conditions are: only one transmitter is active at any instant of time and the rest remain inactive, for which was performed encoding bits, the receiver must recover the transmitted data decoding bits. The implementation was done on the card FPGA (Field Programmable Gate Array) Cyclone III. Performance tests were conducted by transmitting a random bit pattern at a rate of 10 MHz, for which was used a guided with which it was possible to test the operation of the transmitter and receiver, the results were displayed on the oscilloscope and observed transmission that provides a 800 ns delay.
Resumen : En este artículo se realizó el diseño, simulación e implementación de un modulador y un demodulador SSK (Space Shift Keying) para comunicación por luz visible (Visible Ligth Communications, VLC). Inicialmente se investigó las comunicaciones ópticas y las modulaciones principalmente de sistemas de Múltiple Entrada – Simple Salida (Multiple Input Single Output, MISO). Luego se realizó el diseño y simulación en el software DSP Builder. Se implementó un sistema MISO el cual consta de cuatro transmisores y un receptor, las condiciones son que un solo transmisor se encuentre activo en cualquier instante de tiempo y el resto permanezcan inactivos, para lo cual se realizó la codificación de bits, el receptor debe recuperar los datos transmitidos realizando decodificación de bits. La implementación se realizó en la tarjeta FPGA (Field Programmable Gate Array) Cyclone III. Las pruebas de funcionamiento se realizaron transmitiendo una trama de bits aleatoria a una velocidad de 10 MHz, para lo cual se utilizó un medio guiado con el que se logró probar el funcionamiento del transmisor y receptor, los resultados fueron visualizados en el osciloscopio y se observó que en la transmisión se presenta un retardo de 800 ns.
Palabras clave : INGENIERÍA ELECTRÓNICA
ANÁLISIS DE SISTEMAS
SISTEMA DE TRANSMISIÓN DE DATOS
MODULADOR
DEMODULADOR
SOFTWARE LIBRE
Fecha de publicación : nov-2013
URI : https://dspace.ups.edu.ec/handle/123456789/5367
Idioma: spa
Pertenece a las colecciones: Grado

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
UPS - ST001043.pdfTexto completo3,86 MBAdobe PDFVisualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons