Construcción de un banco de pruebas de integrados digitales para evaluar el funcionamiento de cada integrado digital de la familia CMOS de la serie del 40xx
Para citar o enlazar este item, por favor use el siguiente identificador:
http://dspace.ups.edu.ec/handle/123456789/16397| Title: | Construcción de un banco de pruebas de integrados digitales para evaluar el funcionamiento de cada integrado digital de la familia CMOS de la serie del 40xx |
| Authors: | Vásquez Teneda, Franklin Hernán |
| Advisor: | Robayo Vasco, Ramiro Alejandro |
| Abstract: | El presente trabajo de Investigación se refiere a la construcción de un banco de pruebas para evaluar el funcionamiento de integrados digitales de la familia CMOS de la serie del 40xx. referido a compuertas lógicas, existentes en nuestro medio. El mencionado trabajo tiene el fin de ser implementado en el Laboratorio de Electrónica Digital de la Escuela de Ingeniería Eléctrica de la Universidad Politécnica Salesiana. |
| Keywords: | INGENIERÍA ELÉCTRICA INSTRUMENTOS DE MEDICIÓN CIRCUITOS INTEGRADOS DIGITALES ANÁLISIS DE CIRCUITOS ELÉCTRICOS LOCALIZACIÓN DE FALLAS ELÉCTRICAS |
| Issue Date: | Jul-2000 |
| URI: | https://dspace.ups.edu.ec/handle/123456789/16397 |
| Language: | spa |
| Appears in Collections: | Grado |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| UPS - KT00409.pdf | 227,86 kB | Adobe PDF | View/Open |
This item is licensed under a Creative Commons License
