Construcción de un banco de pruebas de integrados digitales para evaluar el funcionamiento de cada integrado digital de la familia CMOS de la serie del 40xx
Para citar o enlazar este item, por favor use el siguiente identificador:
http://dspace.ups.edu.ec/handle/123456789/16397| Título : | Construcción de un banco de pruebas de integrados digitales para evaluar el funcionamiento de cada integrado digital de la familia CMOS de la serie del 40xx |
| Autor : | Vásquez Teneda, Franklin Hernán |
| Director de Tesis: | Robayo Vasco, Ramiro Alejandro |
| Resumen traducido: | El presente trabajo de Investigación se refiere a la construcción de un banco de pruebas para evaluar el funcionamiento de integrados digitales de la familia CMOS de la serie del 40xx. referido a compuertas lógicas, existentes en nuestro medio. El mencionado trabajo tiene el fin de ser implementado en el Laboratorio de Electrónica Digital de la Escuela de Ingeniería Eléctrica de la Universidad Politécnica Salesiana. |
| Palabras clave : | INGENIERÍA ELÉCTRICA INSTRUMENTOS DE MEDICIÓN CIRCUITOS INTEGRADOS DIGITALES ANÁLISIS DE CIRCUITOS ELÉCTRICOS LOCALIZACIÓN DE FALLAS ELÉCTRICAS |
| Fecha de publicación : | jul-2000 |
| URI : | https://dspace.ups.edu.ec/handle/123456789/16397 |
| Idioma: | spa |
| Pertenece a las colecciones: | Grado |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| UPS - KT00409.pdf | 227,86 kB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
