Construcción de un banco de pruebas de integrados digitales para evaluar el funcionamiento de cada integrado digital de la familia CMOS de la serie del 40xx

Para citar o enlazar este item, por favor use el siguiente identificador: http://dspace.ups.edu.ec/handle/123456789/16397
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.advisorRobayo Vasco, Ramiro Alejandro-
dc.contributor.authorVásquez Teneda, Franklin Hernán-
dc.date.accessioned2018-11-15T21:51:44Z-
dc.date.available2018-11-15T21:51:44Z-
dc.date.issued2000-07-
dc.identifier.urihttps://dspace.ups.edu.ec/handle/123456789/16397-
dc.description.abstractEl presente trabajo de Investigación se refiere a la construcción de un banco de pruebas para evaluar el funcionamiento de integrados digitales de la familia CMOS de la serie del 40xx. referido a compuertas lógicas, existentes en nuestro medio. El mencionado trabajo tiene el fin de ser implementado en el Laboratorio de Electrónica Digital de la Escuela de Ingeniería Eléctrica de la Universidad Politécnica Salesiana.en_US
dc.language.isospaen_US
dc.rightsopenAccessen_US
dc.rightsAtribución-NoComercial-SinDerivadas 3.0 Ecuador*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/3.0/ec/*
dc.subjectINGENIERÍA ELÉCTRICAen_US
dc.subjectINSTRUMENTOS DE MEDICIÓNen_US
dc.subjectCIRCUITOS INTEGRADOS DIGITALESen_US
dc.subjectANÁLISIS DE CIRCUITOS ELÉCTRICOSen_US
dc.subjectLOCALIZACIÓN DE FALLAS ELÉCTRICASen_US
dc.titleConstrucción de un banco de pruebas de integrados digitales para evaluar el funcionamiento de cada integrado digital de la familia CMOS de la serie del 40xxen_US
dc.typebachelorThesisen_US
ups.carreraIngeniería Eléctrica-
ups.sedeSede Quito-
Pertenece a las colecciones: Grado

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
UPS - KT00409.pdf227,86 kBAdobe PDFVisualizar/Abrir
Mostrar formato sencillo  Estadísticas Ver en Google Scholar


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons