Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II
Para citar o enlazar este item, por favor use el siguiente identificador:
http://dspace.ups.edu.ec/handle/123456789/18129
Title: | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II |
Authors: | Álvarez, Luis Astudillo, Christian |
Abstract: | La presente investigación dentro del proyecto integrador está enfocada en el desarrollo y diseño de una matriz de puertas programables o placa FPGA (Field-Programmable Gate Array), siendo este un dispositivo semiconductor que se caracteriza por tener componentes lógicos programables que comparten una arquitectura de interconexión. Para ello, se toma como base placas ya existentes en el mercado, esto con la finalidad de obtener una herramienta de carácter académico cuyo principal objetivo es buscar la optimización de recursos, y minimización de costos de dispositivos electrónicos orientados al aprendizaje de nuevas tecnologías basadas en plataformas libres. Lo antes indicado nos permite contar con una aplicación de la electrónica digital y la programación de una forma más dinámica, a través de código abierto que permita distribuir tanto el software (open source) como el hardware (open hardware), en beneficio de la comunidad estudiantil, garantizando el uso libre de esta herramienta tecnológica. |
Keywords: | FPGA Software libre Edición de modelos Académico Electrónica digital Programación |
Issue Date: | 23-Jul-2019 |
URI: | https://dspace.ups.edu.ec/handle/123456789/18129 |
Language: | spa |
Appears in Collections: | Número 2 |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
Rev_Juv_Cie_Sol_0207.pdf | Texto del artículo | 1,09 MB | Adobe PDF | View/Open |
This item is licensed under a Creative Commons License