

UNIVERSIDAD POLITÉCNICA SALESIANA
SEDE QUITO

CARRERA:
INGENIERÍA ELECTRÓNICA

Trabajo de titulación previo a la obtención del título de:
INGENIERO ELECTRÓNICO

TEMA:
DISEÑO Y DESARROLLO DE UN INHIBIDOR DE SEÑAL CELULAR PARA
TECNOLOGÍA LTE/4G EN EL RANGO DE LOS 1900 MHZ.

AUTOR:
PALACIOS DIAZ LUIS ALBERTO

DIRECTOR:
JAYA DUCHE MANUEL RAFAEL

Quito, Septiembre del 2016

Cesión de derechos de autor

Yo Luis Alberto Palacios Díaz, con documento de identificación N° 1717870818, manifiesto mi voluntad y cedo a la Universidad Politécnica Salesiana la titularidad sobre los derechos patrimoniales en virtud de que soy el autor del trabajo de titulación: Diseño y desarrollo de un inhibidor de señal celular para la tecnología LTE/4G en el rango de los 1900MHz, mismo que ha sido desarrollado para optar por el título de: Ingeniero Electrónico, en la Universidad Politécnica Salesiana, quedando la Universidad facultada para ejercer plenamente los derechos cedidos anteriormente.

En aplicación a lo determinado en la Ley de Propiedad Intelectual, en mi condición de autor me reservo los derechos morales de la obra antes citada. En concordancia, suscribo este documento en momento que hago entrega del trabajo final en formato impreso y digital a la Biblioteca de la Universidad Politécnica Salesiana.



Nombre: Luis Alberto Palacios Díaz

Cédula: 1717870818

Fecha: Quito, 9 de septiembre del 2016

Declaratoria de coautoría del docente tutor

Yo declaro que bajo mi dirección y asesoría fue desarrollado el trabajo de titulación Diseño y desarrollo de un inhibidor de señal celular para la tecnología LTE/4G en el rango de los 1900MHz para una operadora celular, realizado por Luis Alberto Palacios Díaz, obteniendo un producto que cumple con todos los requisitos estipulados por la Universidad Politécnica Salesiana para ser considerados como trabajo final de titulación.

Quito, 9 de septiembre del 2016



Manuel Rafael Jaya Duche

Cédula de identidad: 1710631035

ÍNDICE DE CONTENIDO

CAPITULO 1	1
MARCO CONCEPTUAL.....	1
1.1 Telefonía móvil	1
1.2 Tecnología LTE/4G.....	1
1.3 Fundamentos del estándar LTE/4G.....	1
1.3.1 Taza binaria pico	2
1.3.2 Movilidad	2
1.3.3 Throughput en el borde de célula.....	2
1.3.4 Flexibilidad espectral	2
1.3.5 Cobertura.....	2
1.3.6 Eficiencia espectral	3
1.4 Características de LTE	3
1.4.1 Técnica de acceso downlink OFDMA	3
1.4.2 Técnica de acceso uplink SC-FDMA.....	3
1.4.3 Espectro flexible.....	4
1.4.4 Múltiples Antenas	4
1.4.5 Control de potencia	4
1.4.6 Coordinación de interferencia intercelular (ICIC).....	4
1.5 Arquitectura celular de LTE.....	4
1.5.1 Nodo de red (EPC).....	5
1.5.2 Red de acceso (E-UTRAN).....	6
1.6 Bandas de frecuencias LTE.....	7
1.7 Tecnología LTE en Ecuador.....	7
1.7.1 Espectro asignado a la operadora CNT	8
1.7.2 Espectro asignado a la operadora Movistar (OTECCEL)	8
1.7.3 Espectro asignado a la operadora Claro (CONECEL).....	8
1.8 Fundamentos de bloqueo de señal celular	8
1.8.1 Concepto de un inhibidor de señal	8
1.8.2 Componentes de un inhibidor de señal	9
1.8.3 Clasificación de acuerdo al ancho de banda	9
1.8.4 Métodos de interferencia.....	10

CAPÍTULO 2	11
ESTUDIO DE FACTIBILIDAD TÉCNICO-ECONÓMICO	11
2.1 Diagrama de bloques del prototipo	11
2.2 Recopilación de la información técnica	12
2.3 Descripción y jerarquización del hardware para el prototipo.....	12
2.3.1 Microcontrolador.....	12
2.3.2 Estudio de factibilidad del Microcontrolador	14
2.3.3 Jerarquización de factibilidad	14
2.3.4 Conclusiones de factibilidad	15
2.3.5 Requisitos del Microcontrolador para el proyecto.	15
2.3.6 Tipos de PIC's.....	15
2.3.7 Estudio de factibilidad del PIC	16
2.3.8 Jerarquización de factibilidad	16
2.3.9 Conclusiones de factibilidad	17
2.3.10 Oscilador Controlado por Voltaje (VCO).....	17
2.3.11 Estudio de factibilidad del Oscilador Controlado por Voltaje (VCO). ..	18
2.3.12 Jerarquización de factibilidad	18
2.3.13 Conclusiones de factibilidad	19
2.3.14 Amplificador de señal	19
2.3.15 Estudio de factibilidad del amplificador de señal	20
2.3.16 Jerarquización de factibilidad	20
2.3.17 Conclusiones de factibilidad	21
2.4 Descripción y jerarquización del software para el prototipo.....	21
2.4.1 Lenguaje de programación.....	21
2.4.2 Basic	21
2.4.3 C	22
2.4.4 Estudio de factibilidad del lenguaje de programación	22
2.4.5 Jerarquización de factibilidad	22
2.4.6 Conclusiones de factibilidad	23
2.4.7 Compilador.....	23
2.4.8 Estudio de factibilidad del compilador	24
2.4.9 Jerarquización de factibilidad	24
2.4.10 Conclusiones de factibilidad	25

2.4.11	Software de simulación	25
2.4.12	Estudio de factibilidad del software de simulación.....	26
2.4.13	Jerarquización de factibilidad	26
2.4.14	Conclusiones de factibilidad	26
CAPÍTULO 3		28
DISEÑO Y DESARROLLO DEL PROTOTIPO		28
3.1	Diagrama de bloques general del prototipo.....	28
3.2	Desarrollo del prototipo de inhibición celular.....	29
3.2.1	Fuente de alimentación	29
3.2.2	Procesamiento digital de señal	30
3.2.3	Barrido de señal.....	38
3.2.4	Etapa de amplificación.....	41
3.2.5	Propagación.....	49
CAPÍTULO 4		53
PRUEBAS Y RESULTADOS		53
4.1	Características técnicas del prototipo	53
4.1.1	Resultados de inhibición en terminales LTE/4G	55
4.1.2	Interpretación de los resultados obtenidos	57
CONCLUSIONES		62
RECOMENDACIONES		64
REFERENCIAS		65
ANEXOS		70

ÍNDICE DE FIGURAS

Figura 1. Secuencia de símbolos transmitidos en OFDMA y SC-FDMA.....	3
Figura 2. Red troncalizada de conexión UMTS y sus diferentes interfaces	5
Figura 3. Nodo de red EPC	5
Figura 4. Componentes de un inhibidor de señal celular	9
Figura 5. Etapas del prototipo	11
Figura 6. Segmentación del prototipo en bloques.....	28
Figura 7. Circuito regulador de tensión a 5V y 8V	30
Figura 8: Comparación de tipos de señales para la entrada del VCO.....	30
Figura 9. Configuración de la velocidad de procesamiento MCU del dsPIC30F4013	32
Figura 10. Interrelación de los dominios de tiempo y frecuencia de una señal OFDM	32
Figura 11. Configuración de la señal PWN, a través del diagrama interno del microprocesador dsPIC30F4013.....	33
Figura 12. Diagrama de flujo del software realizado en MikroC PRO.....	34
Figura 13. Circuito del microprocesador dsPIC30F4013	34
Figura 14. Señal PWM del microcontrolador en diferentes ciclos de trabajo	35
Figura 15. Curvatura de voltaje de sintonía vs frecuencia para el JTOS2000+	36
Figura 16. Circuito del cambiador de nivel y control de barrido	37
Figura 17. Señal PWM sujeta a un nivel DC	38
Figura 18. Diagrama de bloques interno un VCO.	39
Figura 19. Señal del VCO a un barrido de 1900 MHz.....	39
Figura 20. Señal del VCO a un barrido de 1930-1965 MHz	40
Figura 21. Diagrama de bloques del módulo amplificador.....	45
Figura 22. Especificaciones físicas de la pista desarrollado en el software ADS.....	46
Figura 23. Circuito del módulo amplificador de montaje superficial	47
Figura 24. Medición de potencia del módulo amplificador a una frecuencia central de 1945.50MHz	47
Figura 25. Resultados de la antena simulada en 4NEC2.	50
Figura 26. Estructura física de una antena direccional y su diagrama de radiación ..	51
Figura 27. Estructura física de una antena Omnidireccional y su diagrama de radiación.....	52

Figura 28. Inhibidor de señal celular en su fase final	54
Figura 29. Espectro de frecuencia en la banda de 1900MHz mediante conexión directa, con un atenuador a 20dB	54
Figura 30. Comparación de eficacia en los terminales puestos a prueba con una antena omnidireccional	57
Figura 31. Comparación de eficacia en los terminales puestos a prueba con una antena direccional.....	58
Figura 32. Resultados obtenidos en el terminal móvil Galaxy J5 SM-J500M.....	59
Figura 33. Resultados obtenidos en el terminal móvil Grand Prime SM-G531M.....	60
Figura 34. Resultados obtenidos en el terminal móvil Xperia Z3 Compact	61

ÍNDICE DE TABLAS

Tabla 1. Bandas y frecuencias de LTE.....	7
Tabla 2. Cuadro comparativo entre puntuaciones de PIC y AVR.	14
Tabla 3. Cuadro comparativo entre puntuaciones de diferentes PIC's	17
Tabla 4. Cuadro comparativo entre puntuaciones de diferentes VCO's.....	19
Tabla 5. Cuadro comparativo entre puntuaciones de diferentes amplificadores lineales.....	20
Tabla 6. Cuadro comparativo entre lenguajes Basic y C	22
Tabla 7. Cuadro comparativo entre compiladores PIC CCS y PICKit 2	24
Tabla 8. Cuadro comparativo entre simuladores Multisim 12 y Proteus 8.....	26
Tabla 9. Especificaciones del VCO en relación al Voltaje de sintonía VS Frecuencia de salida.....	36
Tabla 10. Resultados para determinar la potencia necesaria que debe emitir el inhibidor para interiores.	42
Tabla 11. Resultados para determinar la potencia necesaria que debe emitir el inhibidor para exteriores.	44
Tabla 12. Características de la placa de diseño FR-4 de fibra de vidrio.....	45
Tabla 13. Armónicos de la etapa de amplificación	48
Tabla 14. Características de una antena direccional tipo panel	51
Tabla 15. Características de la antena Omnidireccional	52
Tabla 16. Especificaciones técnicas del prototipo	53
Tabla 17. Resultados de pruebas de inhibición con antena omnidireccional y direccional.....	56

ÍNDICE DE ECUACIONES

Ecuación 1. Voltaje máximo de la fuente de alimentación	29
Ecuación 2. Voltaje máximo rectificado	29
Ecuación 3. Cálculo del capacitor de carga	29
Ecuación 4. Constante de tiempo para carga y descarga del condensador	37
Ecuación 5. Potencia de emisión de la antena sectorial	41
Ecuación 6. Longitud de onda.....	41
Ecuación 7. Campo eléctrico para un radiador isotrópico	42
Ecuación 8. Densidad de potencia radiada para interiores.....	42
Ecuación 9. Potencia radiada a 2m para interiores	42
Ecuación 10. Potencia radiada a 15m para interiores	42
Ecuación 11. Densidad de potencia radiada para exteriores	43
Ecuación 12. Potencia radiada a 2m para exteriores.....	43
Ecuación 13. Potencia radiada a 15m para exteriores.....	43
Ecuación 14. Cálculo de la longitud de la antena	49

RESUMEN

El presente proyecto, consiste en desarrollar e implementar un inhibidor de señal celular en la banda de 1900MHz, que imposibilita las transmisiones radioeléctricas mediante la emisión de una señal de mayor potencia que la de su emisor, interfiriendo el canal de comunicaciones en el enlace downlink, diseñado para la frecuencia y tecnología 4G/LTE desplegada en el Ecuador, para una operadora celular de servicio móvil avanzado.

Se realiza un estudio del funcionamiento y características de la tecnología 4G/LTE, en base a su arquitectura y despliegue se recopila información específica para el desarrollo preliminar del prototipo, obteniendo la técnica del bloqueo o interferencia para la operadora de prueba Movistar en el espectro de frecuencia asignado 1900MHz.

Para el desarrollo del prototipo se realiza un previo análisis técnico-económico con las exigencias y características de los materiales necesarios para su elaboración.

En la sección de diseño y desarrollo del prototipo, se desglosa cada etapa de construcción por diagramas de bloques, diagramas de flujo y circuitos de simulación, en cada fase se obtiene resultados del módulo puesto a prueba con los equipos de laboratorio, cuyos valores se interpretan a detalle en valor medido y valor esperado.

Para las pruebas y resultados, se utiliza terminales 4G/LTE, variaciones de antenas omnidireccional de 3dBi y direccional de 10dBi, a determinadas distancias desde 1 a 15m, con el propósito de realizar las medidas en niveles de potencia e intensidad de campo.

ABSTRACT

This project aims to develop and implement a cellular signal inhibitor on the 1900MHz band, which prevents radio transmissions by emitting a signal more powerful than the client, interfering with the communication channel in the downlink, designed for frequency and technology 4G / LTE deployed in Ecuador, for a cellular operator advanced mobile service.

This project includes a study about the performance and features of 4G / LTE technology is made, based on its architecture and deployment specific information is collected in order to develop a preliminary prototype, obtaining the technique of blocking or interference for the operator test Movistar spectrum 1900MHz frequency assigned

The prototype development phase presents a technical-economic analysis with the requirements and characteristics of materials required for its manufacturing.

Section design and development of the prototype, each construction stage is detailed by block diagrams, flowcharts and circuit simulation, in each phase laboratory measures are made with the test equipment, this values are interpreted to detail in measured value and expected value.

Tests and results phase consist employ devices with 4G/LTE support and several kind of antennas, omnidirectional 3dBi and directional 10dBi antennas in different stages at certain distances from 1 to 15m, in order to perform the measures at power levels and field strength.

INTRODUCCIÓN

Los sistemas de telefonía móvil avanzado son actualmente la comunicación a distancia más importante para los seres humanos aprovechando el espectro radioeléctrico de ondas electromagnéticas las cuales se propagan en el espacio sin necesidad de un medio físico guiado, a través del mismo es posible ofrecer servicios de telecomunicaciones con gran escalabilidad y desarrollo económico para un país, este mismo es considerado como un sector estratégico en la Constitución de la República Ecuatoriana, el cual se reserva el derecho de su regulación, gestión y control. Para ello cada ciudadano está amparado en la ley, garantizado salvaguardar su información de comunicación en sectores puntuales cual fuere el caso de usurpar información personal por individuos inescrupulosos, el Estado Ecuatoriano a través del ministerio de telecomunicaciones ARCOTEL, considera de vital importancia el empleo e instalación de antenas inhibidoras de señal celular dentro de los centros de rehabilitación social y en las agencias públicas y privadas del sistema financiero nacional, excluyendo a los cajeros automáticos (ATM) (ARCOTEL, 2014), los cuales los pueden utilizar de forma perjudicial, es decir, realizar filtración y espionaje de información privada en el momento de manejar fuertes cantidades de dinero, para ello es obligatorio desarrollar un sistema de seguridad a la par de la tecnología actual en base a la restricción con el fin de otorgar legítimo derecho a la confidencialidad. Mediante resolución 001-TEL-C-CONATEL-2011, establecen las condiciones de operación y registro para la implementación y uso de equipos inhibidores de señal para el tipo de emisión CDMA y GSM, dejando una brecha en las nuevas tecnologías como LTE, lo cual el presente trabajo desea abarcar realizando un estudio de esta tecnología y estudiando sus vulnerabilidades. Mediante el siguiente proyecto se desea implementar un inhibidor de señal celular para la tecnología 4G en el Ecuador, con el fin de bloquear la señal de bajada o Downlink de las operadoras en el rango de los 1900Mhz, exclusivamente en instituciones financieras. Con este proyecto se presenta una alternativa a la importación de equipos extranjeros otorgando un nicho al mercado nacional, para en un futuro homologar equipos inhibidores de telefonía móvil fabricados para 4G/LTE en lugares autorizados con el fin de evitar el uso indebido de información privada.

CAPITULO 1

MARCO CONCEPTUAL

1.1 Telefonía móvil

Un sistema de telefonía inalámbrica se basa en la transmisión de datos sin la necesidad de cables conectados, utiliza la comunicación por medio de ondas electromagnéticas dispersadas en el aire dentro del respectivo espectro asignado por los entes de regulación y control nacional. Utiliza un teléfono móvil de servicio móvil avanzado (SMA), el cual le permite acceder a los servicios de la red de telefonía móvil creando un vínculo de interconexión entre los terminales de los abonados y el proveedor de servicio.

Por tanto, la evolución y convergencia telefónica se ha venido desarrollando en forma exponencial a lo largo de años clasificándose en varias etapas y generaciones desde la primera red de telefonía pública hasta sistemas de última generación 5G. (Universidad Nacional Abierta y a Distancia, 2014)

1.2 Tecnología LTE/4G

LTE (Long Term Evolution) es una tecnología de interfaz radioeléctrica fundamentada en OFDMA (Orthogonal Frequency-Division Multiple Access) y SC-FDMA (Single Carrier FDMA), proporciona una alta tasa de transmisión de datos, optimización de paquetes, baja latencia y propagación de radio flexible facilitando la migración de redes HSPA a LTE. Se basa en la documentación Release 8 del estándar 3GPP (3rd Generation Partnership Project) para la conmutación de paquetes con el protocolo IP cuya transmisión de datos es a través del aire, diseñado para trabajar a velocidades de 100Mbps en módems inalámbricos, celulares de última generación u otros dispositivos móviles. (Analuisa, 2014)

1.3 Fundamentos del estándar LTE/4G

La ITU (Unión internacional de Telecomunicaciones) propone varios requerimientos y estándares a tomar en cuenta para LTE.

1.3.1 Taza binaria pico

LTE utiliza la propagación multicamino para incrementar la tasa de transmisión determinado por la tecnología MIMO, en el enlace downlink trabaja con una tasa pico teórico hasta 326.4 Mbps para 4x4 antenas, sucesivamente 172.8 Mbps para 2x2 antenas.

1.3.2 Movilidad

La ITU recomienda que el estándar de conexión mantenida e ininterrumpida sea desde los 350Km/h a 500 Km/h a diferencia de sus predecesores cuya conexión limitaba a los 120 km/h.

1.3.3 Throughput en el borde de célula

El throughput de usuario de borde establece que sea lo más alto posible lo cual genere el mínimo de pérdidas posibles, por el otro lado el handover entre tecnologías 2G (EDGE-GSM-GPRS), 3G (UMTS-WCDMA-HSPA) y LTE son transparentes, es decir, intangible para el usuario o abonado.

1.3.4 Flexibilidad espectral

Las bandas de frecuencia en LTE Release 8 soportan FDD (Frequency Division Duplexing) como TDD (Time Division Duplexing). Las tecnologías circundantes en 2G y 3G están estructuradas en técnicas de conmutación de circuitos (CS) para la voz, LTE opta la conmutación de paquetes (PS) con el protocolo IP realizando una compresión de audio, optimizando las tarifas.

1.3.5 Cobertura

Según la ITU cada célula debe proporcionar un radio de alcance de 5 Km, con una ligera degradación hasta 30 Km de radio.

1.3.6 Eficiencia espectral

Una recomendación de la ITU es un canal descendente a una configuración de antena 8x8 LTE la cual debe soportar una eficiencia espectral pico de 30bps/Hz y el canal ascendente de 15 bps/Hz con una configuración de antena de 4x4.


1.4 Características de LTE

1.4.1 Técnica de acceso downlink OFDMA

Es una extensión de OFDM, este tipo de multiplexación permite el acceso múltiple de frecuencias de sub-portadoras ortogonales (sub-carrieres) previamente moduladas, dichas sub-portadoras están intercambiadas sobre toda la banda de frecuencias del usuario final, dimensionando un espectro hasta 1200 bandas. (University of Colorado Boulder, 2012)

1.4.2 Técnica de acceso uplink SC-FDMA

Esta técnica es una adaptación de la modulación OFDM con su versión pre-codificada con DFT (Discrete Fourier Transform) de FDMA en dicha técnica, el ancho de banda se divide entre múltiples usuarios cada uno de ellos le corresponde una o varias sub-portadoras ortogonales entre sí. (University, Stanford, 2009)



1.4.3 Espectro flexible

LTE trabaja con un ancho de banda nominal adaptativo de 1,4,3,5,10,15 y 20 MHz en pasos de 180KHz operando en bandas pareadas FDD y no pareadas TDD, con el fin de cumplir la normativa geográfica y regional de cada país LTE utiliza el espectro en forma dinámica con DSA (Dynamic Spectrum Assignment) para mejorar las condiciones del canal por usuario en función del tiempo, incluida la coexistencia con otros proveedores de servicio y sistemas de telecomunicaciones. (3GPP, 2008)

1.4.4 Múltiples Antenas

Al utilizar dichas antenas protege el sistema de los desvanecimientos del canal utilizando la técnica en diversidad de polarización y diversidad espacial, consiguiendo con ello moldear los diagramas de radiación en transmisión y recepción aumentando ganancia y reduciendo los niveles de interferencia y ruido. (Universidad de Sevilla, 2013)

1.4.5 Control de potencia


LTE realiza un control de potencia en el enlace uplink gracias a la multiplexación SC-FDMA, la cual reduce el consumo de batería en el terminal móvil, mejora la capacidad del sistema y protege la transmisión al multitrayecto.

1.4.6 Coordinación de interferencia intercelular (ICIC)

LTE permite la coordinación ICIC (Inter-Cell Interference Coordination) en distintas BS (Base Station) para identificar los usuarios de borde y centro, reutilizando las frecuencias para reducir la interferencia celular. (Analuisa, 2014)

1.5 Arquitectura celular de LTE


En el sistema arquitectónico LTE consta de dos elementos principales: red de acceso y núcleo de red, con el objetivo de soportar tráfico de conmutación de paquetes, mínima latencia y movilidad sin fracturas, se detalla dicha arquitectura en la figura 2.



La primera etapa corresponde a la red troncal EPC (Envolved Packet Core), y la red de acceso llamada E-UTRAN (Red de Acceso Inalámbrico) que proporcionan el enlace con el receptor final, estos dos elementos conforman el EPS (Envolved Packet System) conocida como UMTS evolucionada. Dicho EPS conecta a los usuarios o abonados a las redes lógicas para la conexión PDN (Packet Data Network). (Giunta, 2014)

1.5.1 Nodo de red (EPC)

Corresponde al core de la arquitectura de la red LTE, el mismo que consta de varios elementos estudiados en la figura 3.



La estructura del core está representado por una comunicación tipo malla, realizando un tratamiento de información todos contra todos, el funcionamiento individual del núcleo del core EPC, como los son los elementos de red MME y S-GW se detallan:

- **Elementos de la red troncal MME**

Sus funciones a realizar dentro del núcleo están: autorizar, autenticar y seleccionar el PDN correcto para establecer el enlace de E-UTRAN y redes externas.

- **Elementos de la red troncal S-GW**

Sus funciones a realizar es la de transferir paquetes IP y almacenar información de cambio local cuando el equipo LTE ha pasado por varias radios bases.

- **Elemento de la red troncal HSS**

Realiza la función de base de datos provenientes del MME, recopilando información dinámica de suscripción e información. (Analuisa, 2014)

1.5.2 Red de acceso (E-UTRAN)

Esta red de acceso inalámbrico se compone por una radio base llamada eNodeB (eNB) conectadas simultáneamente por medio de interfaces X2, cada radio base se encuentra acoplado a la red utilizando la interfaz S1, y al MME por medio de la interfaz S1-MME, cuya información pasa al nodo EPC para su tratamiento en el núcleo. (3GPP, 2008)

Dentro de las características principales de la red de acceso inalámbrico se detalla.

1. Conectividad en todo momento con la red troncal.
2. Seguridad con la transmisión de datos encriptado.
3. Compresión de cabecera, interfaz de radio óptima para manejar paquetes IP.

1.6 Bandas de frecuencias LTE

A continuación, en la tabla 1, se detallan bajo el estándar de la ITU para LTE, las bandas de operatividad en el enlace descendente y ascendente, así como el ancho de banda asignado en el espectro de frecuencias.

Tabla 1.

Bandas y frecuencias de LTE

BANDAS Y FRECUENCIAS LTE					
NUMERO DE BANDA LTE	UPLINK (MHz)	DOWNLINK (MHz)	ANCHO DE BANDA (MHz)	DOBLE ESPACIAMIENTO (MHz)	ESPACIO DE BANDA (MHz)
1	1920-1980	2110-2170	60	190	130
2	1850-1910	1930-1990	60	80	20
3	1710-1785	1805-1880	75	95	20
4	1710-1755	2110-2155	45	400	355
5	824-849	869-894	25	45	20
6	830-840	875-885	10	35	25
7	2500-2570	2620-2690	70	120	50
8	880-915	925-960	35	45	10
9	1749,9-1787,9	1844,9-1879,9	35	95	60
10	1710-1770	2110-2170	60	400	340
11	1427,9-1452,9	1475,9-1500,9	20	48	28
12	777-787	746-756	10	-31	41
13	788-798	758-768	10	-30	40

Nota: Elaborado por (Radio-Electronics, 2013)

1.7 Tecnología LTE en Ecuador

El crecimiento de la tecnología LTE en el país ha sido paulatino a lo largo de años dependiendo exclusivamente de tecnologías predecesoras como GSM y CDMA, la primera entidad en operar bajo esta tecnología es la estatal CNT (Corporación Nacional de Telecomunicaciones) previamente concedido por la CONATEL (Consejo Nacional de Telecomunicaciones) hoy denominada ARCOTEL, en diciembre del 2013 resolvió el uso del espectro para el despliegue de LTE/4G en las principales ciudades

Quito y Guayaquil posteriormente a 11 ciudades más del país. Con el fin de expandir las redes de servicio en febrero del 2015 mediante Resolución TEL-804-29 expedida en el 2012 (ARCOTEL, 2014), las principales operadoras y proveedoras del servicio de telecomunicaciones privado Movistar y Claro, suscribieron el contrato con el consejo nacional de telecomunicaciones CONATEL para la ampliación del espectro radioeléctrico para la red 4G. Se espera tener la convergencia y servicio de cobertura nacional completa para finales del 2017. (EL TIEMPO, 2015)

1.7.1 Espectro asignado a la operadora CNT

La operadora estatal CNT desde diciembre del 2013 posee la concesión del espectro radioeléctrico para el despliegue de la tecnología LTE en 13 ciudades del Ecuador con un total asignado de 70 MHz, 30Mhz del espectro en la banda de los 700MHz y 40MHz en la banda de los 1700-2100MHz AWS (Advanced Wireless Service). (EL UNIVERSO, 2015)

1.7.2 Espectro asignado a la operadora Movistar (OTECCEL)

El Consejo Nacional de Telecomunicaciones resolvió la asignación de 50Mhz en la banda de los 1900MHz, 10MHz para mejorar el servicio y 40Mhz para el despliegue de la tecnología 4G/LTE operando en un principio ciudades como Quito y Guayaquil, ahora presente en Azogues, Salinas Ambato y Cuenca. (EL UNIVERSO, 2015)

1.7.3 Espectro asignado a la operadora Claro (CONECEL)

El Consejo Nacional de Telecomunicaciones resolvió la asignación de 60 MHz en la banda AWS (1700-2100MHz), 20MHz para mejorar el servicio y 40Mhz para el despliegue de la tecnología 4G/LTE operando paulatinamente en ciudades como Quito y Guayaquil. (EL UNIVERSO, 2015)

1.8 Fundamentos de bloqueo de señal celular


1.8.1 Concepto de un inhibidor de señal

Se refiere a un dispositivo electrónico que imposibilita las transmisiones radioeléctricas en un determinado rango de frecuencias, mediante la emisión de una

señal de mayor potencia que la de su emisor, causando una interferencia co-canal en mencionado rango de frecuencias. (SUPERTEL, 2011)

1.8.2 Componentes de un inhibidor de señal

Su composición se divide en dos etapas un generador y un trasmisor. El primero de ellos emite una potencia en banda base inerte de información útil, la cual es generada por un oscilador de ruido blanco, para sintonizar la misma frecuencia que se desea interrumpir con un VCO, para finalmente amplificar la señal a mayor potencia que la del receptor e impedir que establezcan comunicación. (SUPERTEL, 2011)



1.8.3 Clasificación de acuerdo al ancho de banda

Esta clasificación de espectro inhibido es por la relación de ancho de banda de la señal de interferencia con el ancho de banda de sistema emisor, si la señal es grande se denomina barrage jammer en cambio si la relación es pequeña se denomina spot Jamming.

1.8.3.1 Barrage Jamming

El barrage es transmitido como ruido aleatorio sobre varias frecuencias o canales en el mismo tiempo tanto en amplitud como en frecuencia.

1.8.3.2 Spot Jamming

El spot es la concentración de ruido dirigido hacia el canal o frecuencia asemejándose al máximo a la señal de emisor.

1.8.3.3 Sweep Jamming

Este barrido consiste en generar un pulso en determinado rango de frecuencias específico desplazándose de una frecuencia a otra. (Analuisa, 2014)

1.8.4 Métodos de interferencia

1.8.4.1 Jammer constante

Utiliza un barrido de frecuencia y ruido para inhibir la señal del emisor, cuya ventaja representa un fácil montaje y una vulnerabilidad en detección ya que genera demasiado ruido, si estos factores están presentes el consumo de potencia será elevado.

1.8.4.2 Jammer reactivo

Este método de interferencia es el más difícil en su detección, es por ello que es el más eficiente en su funcionamiento el cual consiste en escuchar la actividad de la red y elegir el momento funciona el inhibidor. Cuando está operando realiza un Jamming por pulsos o por barridos dependiendo de la señal de emisión. La potencia de funcionamiento es mínima. (Yusta, 2011)

CAPÍTULO 2


ESTUDIO DE FACTIBILIDAD TÉCNICO-ECONÓMICO

En este capítulo, se realiza un análisis previo a la construcción del inhibidor de señal celular, en este mismo se dará a conocer las exigencias, características y materiales necesarios para el desarrollo del prototipo a través de recopilación de información con encuestas físicas y virtuales, se establecerá una descripción de los elementos y jerarquización en base a indicadores, priorizando herramientas de desarrollo, documentación, proveedores y características técnicas, acorde a las particularidades deseadas para el inhibidor de señal celular.

Para dicho estudio técnico se fracciona en dos partes, la primera evalúa el análisis de hardware a utilizar, sintetiza el estudio del tipo de microcontrolador, oscilador controlador por voltaje VCO y el amplificador de señal en conjunto con la etapa de propagación con las diferentes variaciones de antenas. La segunda etapa evalúa el software a utilizar, en las diferentes etapas del prototipo sea esta, el lenguaje de programación del microcontrolador, compilador/depurador y software de simulación con el fin de escoger el software idóneo.

A continuación, para un mejor análisis se detalla las principales etapas del inhibidor de señal celular situadas a evaluación, tal como se muestra en la figura 5.

2.1 Diagrama de bloques del prototipo



En la figura 5, se aprecia las principales etapas del inhibidor de señal celular, el bloque primario consta de un microcontrolador con módulos periféricos PWM capaz de generar una señal cuyo ciclo de trabajo sea variable, la sección secundaria se basa en el barrido de señal a una frecuencia de 1900MHz, y finalmente la etapa de amplificación o de potencia a una salida estimada en 30dBm.

2.2 Recopilación de la información técnica

A través de una investigación en el medio local sobre los elementos técnicos a utilizar se elabora una encuesta física orientada al medio técnico electrónico y una virtual hacia la comunidad electrónica de la Internet, con un muestreo no probabilístico de 15 preguntas puntuales con opción de respuesta abierta en base a una escala de excelencia: 1 como mínimo y 10 como máximo, se recopila dicha información. Con la encuesta física detallada en el anexo 8 se obtuvo 25 participantes del medio universitario: UPS, mientras que la encuesta virtual detallada en el anexo 9 se obtuvo 53 participantes del entorno: Comunidad Electrónica (Comunidad Electronicos, s.f.) y Foros de Electrónica digital (Comunidad Electronicos foros, s.f.), esta investigación se desarrolló por medio del entorno virtual: Online Encuesta, para creación y publicación de las mismas. (web & graphic development, s.f.)

2.3 Descripción y jerarquización del hardware para el prototipo

Se realiza un análisis previo el cual compara características y ventajas de los elementos con el fin de escoger el apropiado, se dará importancia a la elección del microcontrolador, oscilador controlado por voltaje (VCO) y etapa de amplificación.

2.3.1 Microcontrolador

Un MCU es un circuito integrado programable, el cual ejecuta previa lectura y codificación en su CPU (Unidad Central de Procesamiento), capaz de realizar infinidad de aplicaciones con una programación específica por el usuario, generando una ventaja al incluir numerosos componentes especializados. Compuesto de puertos periféricos, osciladores, convertidor A/D, comparadores, pines I/O, memorias RAM y ROM, difiere de un microprocesador al necesitar de componentes externos para la comunicación.

Los MCU están diseñados para interpretar y procesar datos a través de bits cuya unidad mínima de información adopta valores de 1 y 0, para la interpretación de instrucciones Usuario-MCU se lleva a cabo a través de lenguaje de alto nivel como Basic, C, Pascal y Assembler este último aprovecha al máximo el uso de memoria y tiempo de ejecución del programa. (Electrónica Estudio, 2013)

Las características en consideración para la elaboración del muestreo y recopilación de información van acordes con las necesidades del proyecto se consideran las siguientes:

- Memoria de datos del PIC y AVR
- Memoria de datos EEPROM
- Herramientas de software
- Herramientas de hardware
- Modo de direccionamiento
- Registros del CPU (Huang)

2.3.1.1 Microcontroladores PIC (Microchip)

Los PIC (Peripheral Interface Controller) del fabricante Microchip Technology preceden de la arquitectura RICS, lo cual su memoria de programa está conectada por más de 8 líneas, actualmente de arquitectura Harvard, estos microcontroladores poseen una extensa familia, está la gama baja de 8/16 bits e instrucciones de 12 bits, gama media de 16/24 bits e instrucciones de 14 bits y por ultimo gama alta de 32/64 bits e instrucciones de 16 bits, todos utilizan el mismo nivel de instrucciones y es la estructura básica del hardware conectado a las unidades periféricas. (MikroElektronika, 2013)

2.3.1.2 Microcontroladores AVR (Atmel)

Los AVR del fabricante Atmel preceden de la arquitectura RISC de un solo microcontrolador de 32 registros a 8 bits, pioneros en incorporar una memoria flash en el chip para el almacenamiento de programas en lugar de una ROM, actualmente su arquitectura está integrada en un mismo bloque la memoria flash, EEPROM y SRAM. Se destacan en la adición opcional de bus externo para incremento de memoria o

dispositivos de memoria asignada, integración de interfaz serial en la mayoría de y puerto del tipo GPIO.

Su clasificación general lo hace por series ATtiny, ATmega, ATxmega, FPSLIC (AVR con FPGA) y RAV de 32 bits. (Atmel, 2014)

2.3.2 Estudio de factibilidad del Microcontrolador

El objetivo principal del estudio es determinar un método de evaluación con diferentes indicadores sobre un nivel mínimo de 1 y máximo de 10 puntos, recopilado características técnicas, herramientas de desarrollo, documentación, proveedores y costos. La matriz de evaluación objetiva por microprocesador se detalla en el anexo 10.

2.3.3 Jerarquización de factibilidad

Mediante el desglose matricial de las diferentes características se elabora un cuadro comparativo para determinar el microcontrolador adecuado, en base a los indicadores de cada uno.

Tabla 2.

Cuadro comparativo entre puntuaciones de PIC y AVR.

Criterio	PIC			AVR		
	Puntaje	Peso	Total	Puntaje	Peso	Total
Características técnicas	7	0,3	2,1	9	0,3	2,7
Herramientas de desarrollo	8	0,2	1,6	8	0,2	1,6
Documentación	9	0,1	0,9	5	0,1	0,5
Proveedores	8	0,2	1,6	6	0,2	1,2
Costos	8	0,2	1,6	6	0,2	1,2
Puntaje Total			7,8			7,2

Nota: El puntaje de los microcontroladores colocado es el resultado de la encuesta física y virtual realizada con detalles en el anexo 9, mientras que el peso de cada criterio se toma en referencia del estudio técnico de factibilidad para microcontroladores Microchip y Atmel. (Wilmer Lema, 2012)

Elaborado por: Luis Palacios

2.3.4 Conclusiones de factibilidad

En base a la tabla 2, y mediante el análisis de indicadores se identifica como solución al microcontrolador PIC de la fábrica Microchip Technology, por sus prestaciones económicas con disponibilidad inmediata en el mercado local, herramientas de desarrollo y software de código abierto. Dentro de la marca destacan 2 familias importantes 18Fx y dsPIC30Fx, los cuales se detallan con el fin de cumplir los requisitos previos del proyecto.

2.3.5 Requisitos del Microcontrolador para el proyecto.

Para el desarrollo del inhibidor de señal celular se debe escoger un microprocesador acorde a las siguientes características detalladas a continuación.

- Bajo consumo de corriente.
- Multiplicador de frecuencia PLL.
- Modulo periférico PWM con resolución de 10bits o superior.
- Watchdog Timer en caso de bloqueo del microcontrolador.
- Estabilidad de operación con rangos de voltajes entre 2.5-5V.
- Alta velocidad de operación para trabajar en un rango de 3-40Mhz (5ns-instruction cycle).

2.3.6 Tipos de PIC's

2.3.6.1 Microcontrolador 18F2431

Este PIC desataca por ser uno de los más rápidos de su clase a una resolución de 6.25ns a 16-bit de captura, con un diseño de 28 terminales, utiliza un oscilador interno/externo de hasta 40 MHz, su ACD es de 10 bits, posee el modulo periférico Comparador/PWM de 1 a 10 bits y uso eficiente de potencia a 0.1uA de trabajo, su rango de operación oscila entre 2.2-5.5V y un multiplicador de frecuencia PLL4x y Watchdog Timer 2.1uA. (Microchip Technology Inc., 2003)

2.3.6.2 Microcontrolador 18F4550

En este microcontrolador destaca la opción de comunicación vía USB para bajas y altas velocidades de 1.5 Mbps-12Mbps, resolución de 5.2 ns a 16-bit de captura,

modulo periférico Comparador/PWM de 1 a 10 bits, rangos de operación entre 2.0-5.5V, oscilador externo/interno sobre los 48 MHz con multiplicador de frecuencia PLL4x para USB, estructura de 28 pines para 3 diferentes puertos I/O. (Microchip Technology Inc., 2009)

2.3.6.3 Microcontrolador dsPIC30F4013

La familia dsPIC30Fx destaca por su alto rendimiento en tratamiento de señales digitales, con 4 puertos periféricos Comparador/PWM a 16-bit de captura/resolución, control simple PWM y PWM-MT especializado para motores de precisión, oscilador externo de hasta 40 MHz, y oscilador interno 4MHz - 10MHz con PLL16x que le permite operar hasta 120MHz, Watchdog Timer en prescaler por puerto flexible y librerías especializadas en el tratamiento de señales. (Microchip Technology Inc., 2004)

2.3.7 Estudio de factibilidad del PIC

A continuación, se examinan tres diferentes tipos de microcontroladores de la familia Microchip, con el fin de realizar el análisis comparativo mediante indicadores en base a una escala máxima de 10 puntos, dicha puntuación se detalla en el anexo 11.

2.3.8 Jerarquización de factibilidad

Mediante el desglose matricial de las diferentes características se elabora un cuadro comparativo para determinar el microcontrolador adecuado, en base a los indicadores de cada uno.

Tabla 3.

Cuadro comparativo entre puntuaciones de diferentes PIC's

Criterio	PIC18F2431			PIC18F4550			dsPIC30F4013		
	Puntaje	Peso	Total	Puntaje	Peso	Total	Puntaje	Peso	Total
Características técnicas	8	0,3	2,4	6	0,3	1,8	8	0,3	2,4
Herramientas de desarrollo	7	0,2	1,4	8	0,2	1,6	7	0,2	1,4
Documentación	6	0,1	0,6	8	0,1	0,8	8	0,1	0,8
Proveedores	3	0,2	0,6	9	0,2	1,8	9	0,2	1,8
Costos	7	0,2	1,4	6	0,2	1,2	7	0,2	1,4
Puntaje Total			6,4			7,2			7,8

Nota: El puntaje de los microcontroladores es el resultado de la encuesta física y virtual realizada con detalles en el anexo 9, mientras que el peso de cada criterio se toma en referencia del estudio técnico de factibilidad para microcontroladores de la familia PIC. (Wilmer Lema, 2012)

Elaborado por: Luis Palacios

2.3.9 Conclusiones de factibilidad

En referencia a la tabla 3, y mediante el análisis de puntuaciones si identifica como solución al microcontrolador dsPIC30F4013 de la fábrica Microchip Technology, el cual se utilizará en el proyecto por sus múltiples características y ventajas entre las principales están.

- Oscilador interno de 4-10Mhz con PLL activo (4x, 8x y 16x)
- 16-bit de instrucciones y 24-bit de instrucción extendida
- 4 módulos periféricos comparador/PWM a 16-bit
- Microcontrolador especializado en señales digitales DSP-MAC
- 3 modos de antibloqueo o perro guardián con prescaler WDTx

2.3.10 Oscilador Controlado por Voltaje (VCO)

Un VCO es un circuito electrónico que utiliza amplificación realimentada y circuitos resonantes con el fin que la frecuencia de oscilación sea proporcional a un voltaje de

entrada generando una señal senoidal variable de salida, sus aplicaciones destacan la generación de señales moduladas y bucles de enganche de fase (PLL) este último de aplicación en el prototipo. (Morales, 2002)

2.3.10.1 VCO JTOS-2000+

Oscilador controlado por voltaje de la fábrica Mini Circuits, opera en un rango de 1350 MHz-2000Mhz, su potencia máxima de salida está en los 12 dBm y un VTune de entrada 0-22Volts bajo una temperatura promedio de 25°C, su voltaje de operación Vcc está situado en 8 Volts Max a 30mA y bajo ruido de fase -135 dBc/Hz a 1 MHz de offset. (Mini-Circuits, 2013)

2.3.10.2 VCO CVCO55BE-1750-2150

Oscilador controlado por voltaje de la fábrica Crystek Microwave, opera en un rango específico de 1750 MHz-2150 MHz, su potencia de salida máxima está en los 3.5 dBm y un VTune de entrada 0.3-4.7Volts, su voltaje de operación Vcc está situado en 5 Volts a 25mA y bajo ruido de fase -116 dBc/Hz a 100Khz de offset. (Crystek Microwave, 2013)

2.3.11 Estudio de factibilidad del Oscilador Controlado por Voltaje (VCO)

A continuación, se analizan dos diferentes tipos de VCO's, con el fin de realizar la investigación comparativa mediante indicadores en base a una escala máxima de 10 puntos, detallados en el anexo 12.

2.3.12 Jerarquización de factibilidad

Mediante el desglose matricial de las diferentes características se elabora un cuadro comparativo para determinar el oscilador controlado por voltaje idóneo en base los indicadores de cada uno.

Tabla 4.

Cuadro comparativo entre puntuaciones de diferentes VCO's

Criterio	JTOS 2000+			VCO CVCO55BE-1750-2150		
	Puntaje	Peso	Total	Puntaje	Peso	Total
Características técnicas	7	0,3	2,1	9	0,3	2,7
Documentación	8	0,1	0,8	4	0,1	0,4
Proveedores	4	0,2	0,8	2	0,2	0,4
Costos	7	0,2	1,4	8	0,2	1,6
Puntaje Total			5,1			5,1

Nota: El puntaje de los VCO's es el resultado de la encuesta física y virtual realizada con detalles en el anexo 9, mientras que el peso de cada criterio se toma en referencia del estudio técnico de factibilidad para módulos de frecuencia. (Wilmer Lema, 2012)

Elaborado por: Luis Palacios

2.3.13 Conclusiones de factibilidad

Mediante el análisis comparativo entre esos dos VCO's se identifica una valoración igualitaria, dando peso a la adquisición y disponibilidad del mismo concluyendo y escogiendo el JTOS 2000+, con el fin en reducir los tiempos de importación y servicio de aduanas, entre las principales características están:

- Frecuencia de operación mínima: 1370MHz y máxima: 2000MHz
- Potencia de salida 12 dBm.
- Voltaje de sintonía para entrada variable 0-22V
- Voltaje de alimentación 8-12V

2.3.14 Amplificador de señal

Un amplificador de señal lineal proporciona la ganancia final del circuito electrónico, incrementando la potencia que se aplica a la entrada del mismo, entre amplificadores de alta frecuencia, que destacan acorde al prototipo se estudia el RF-PA3809 y el PF04110B.

2.3.14.1 Amplificador lineal RF-PA3809

Este módulo amplificador de la fábrica RFMD opera en un rango de frecuencia de 400-2700 MHZ, fabricado para aplicaciones Wireless, con una ganancia de 29dBm y voltaje de operación de 6.5V a 768mA de consumo. (RFMD, 2002)

2.3.14.2 Amplificador lineal PF04110B

El modulo amplificador de la fábrica Hitachi, en su versión occidental PF0414B Class 4, opera en un rango de frecuencias de 1800-1900Mhz, con una ganancia de 32.5 dBm y voltaje de operación de 3.5-8V. (Hitachi, 1997)

2.3.15 Estudio de factibilidad del amplificador de señal

A continuación, se analizan dos diferentes tipos de amplificadores lineales, con el fin de realizar la investigación comparativa mediante indicadores en base a una escala máxima de 10 puntos, dicha puntuación se detalla en el anexo 13.

2.3.16 Jerarquización de factibilidad

Mediante el desglose matricial de las diferentes características se elabora un cuadro comparativo para determinar el amplificador de señal idóneo.

Tabla 5.

Cuadro comparativo entre puntuaciones de diferentes amplificadores lineales

Criterio	RF-PA3809			PF04110B		
	Puntaje	Peso	Total	Puntaje	Peso	Total
Características técnicas	9	0,3	2,7	7	0,3	2,1
Documentación	5	0,1	0,5	5	0,1	0,5
Proveedores	3	0,2	0,6	5	0,2	1
Costos	5	0,2	1	7	0,2	1,4
Puntaje Total			4,8			5

Nota: El puntaje de los módulos amplificadores es el resultado de la encuesta física y virtual realizada con detalles en el anexo 9, mientras que el peso de cada criterio se toma en referencia del estudio técnico de factibilidad. (Wilmer Lema, 2012)

Elaborado por: Luis Palacios

2.3.17 Conclusiones de factibilidad

De acuerdo a los resultados obtenidos en el análisis previo se escoge el módulo de amplificación MOS-FET del fabricante japonés Hitachi PF04110B de montaje superficial, para el desarrollo del prototipo, por la reducción de tramites de importación y costos de adquisición, entre las principales características están:

- Rango de frecuencias de 1800-1900Mhz.
- Ganancia de 32.5 dBm.
- Voltaje de operación de 3.5-8V.
- Módulo de montaje superficial.

2.4 Descripción y jerarquización del software para el prototipo

Se realiza un análisis previo el cual compara características y ventajas de los mismos con el fin de escoger el software apropiado, se dará importancia a la elección del lenguaje de programación, compilador y software de simulación.

2.4.1 Lenguaje de programación

Es el lenguaje formado por símbolos, reglas sintácticas y semánticas diseñado para realizar procesos convergentes con microprocesadores, permitiendo la creación de programas y software.

2.4.2 Basic

Basic (Beginner's All-purpose Symbolic Instruction Code) es un lenguaje de programación de alto nivel, sintaxis simple y estructura de buenos operadores. Al no ser un lenguaje específico posee gran escalabilidad polivalente de fácil aprendizaje. (Revista informática, 2013)

Ventajas

- Sintaxis mínima de comandos muy fácil de aprender
- Disponibilidad y variantes de lenguaje con ejecución de código rápida.
- Funciones integradas según el compilador

2.4.3 C

C es uno de los lenguajes multiplataforma más populares en la creación de aplicaciones y software de sistemas, lenguaje del tipo estático híbrido que conserva características de bajo, medio y alto nivel. (Introducción al Lenguaje C, 2012)

2.4.4 Estudio de factibilidad del lenguaje de programación

A continuación, se analizan dos diferentes tipos de lenguajes de programación, con el fin de realizar la investigación comparativa mediante indicadores en base a una escala máxima de 10 puntos, detallados en anexo 14.

2.4.5 Jerarquización de factibilidad

Mediante el desglose matricial de las diferentes características se elabora un cuadro comparativo para determinar el lenguaje de programación idóneo.

Tabla 6.

Cuadro comparativo entre lenguajes Basic y C

Criterio	BASIC			C		
	Puntaje	Peso	Total	Puntaje	Peso	Total
Portabilidad	8	0,2	1,6	9	0,3	2,7
Nivel de lenguaje	9	0,3	2,7	7	0,2	1,4
Herramientas de desarrollo	8	0,1	0,8	9	0,1	0,9
interfaz de usuario	9	0,2	1,8	9	0,2	1,8
costo de licencia	7	0,2	1,4	8	0,2	1,6
Puntaje Total			8,3			8,4

Nota: El puntaje del lenguaje de programación es el resultado de la encuesta física y virtual realizada con detalles en el anexo 9, mientras que el peso de cada criterio se toma en referencia del estudio técnico de factibilidad para lenguajes de programación. (Wilmer Lema, 2012)

Elaborado por: Luis Palacios

2.4.6 Conclusiones de factibilidad

En base a la tabla 6, y mediante el análisis de puntuaciones si identifica como solución al lenguaje de programación en C por la escalabilidad multiplataforma más conocidos para el desarrollo de software específico, entre sus características principales están:

- Lenguaje de bajo y medio nivel con programación de múltiples estilos.
- Conjunto mínimo de palabras clave
- Sistema de tipos que no permite las operaciones sin sentido.

2.4.7 Compilador

Una vez realizado el programa en cualquier lenguaje mencionado es necesario una compilación del mismo a través de un software de computadora, el cual convierte las instrucciones en código de máquina apto para su almacenamiento en la memoria ROM de microcontrolador, para ello se destacan compiladores como PICKit y PIC C (CCS).

2.4.7.1 PICKit 2

PICKit 2 es un compilador/depurador de interfaz USB ideal para microprocesadores PIC de las familias 16fxx, 18fxx y dsPIC30fxx, con una depuración express de firmware y modificación de programas de gama media. (Microchip, 2013)

Ventajas

- Placa de programación de hasta 44 pines
- Depuración instantánea sin software adicional
- Conexión USB o serial
- Herramienta Logic Tool para simulación en tiempo real el microcontrolador.

2.4.7.2 PIC C (CCS)

PIC CCS es un compilador ideal para microcontroladores de media y nueva generación PIC24/dsPIC de fácil comprensión para el usuario, optimización de alto nivel, mayor biblioteca de funciones integradas y migración de MCU's. (Code Optimizing C Compilers, 2014)

Ventajas

- Entorno amigable con el usuario
- Controladores periféricos para reducción del tiempo de compilación
- Puesta en marcha y gestión de interrupciones

2.4.8 Estudio de factibilidad del compilador

A continuación, se analizan dos diferentes tipos de compiladores/depuradores, con el fin de realizar la investigación comparativa mediante indicadores en base a una escala máxima de 10 puntos, detallados en el anexo 15.

2.4.9 Jerarquización de factibilidad

Mediante el desglose matricial de las diferentes características se elabora un cuadro comparativo para determinar el compilador/depurador idóneo, en base los indicadores de cada uno.

Tabla 7.

Cuadro comparativo entre compiladores PIC CCS y PICKit 2

Criterio	PIC Basic PRO			PICKit 2		
	Puntaje	Peso	Total	Puntaje	Peso	Total
Herramientas de desarrollo	7	0,4	2,8	8	0,4	3,2
interfaz de usuario	8	0,3	2,4	8	0,3	2,4
costo de licencia	9	0,3	2,7	9	0,3	2,7
Puntaje Total			7,9			8,3

Nota: El puntaje de los compiladores es el resultado de la encuesta física y virtual realizada con detalles en el anexo 9, mientras que el peso de cada criterio se toma en referencia del estudio técnico de factibilidad para compiladores PIC Basic PRO vs PICKit 2 para microcontroladores. (Wilmer Lema, 2012)

Elaborado por: Luis Palacios

2.4.10 Conclusiones de factibilidad

En base a la tabla 7, y mediante el análisis de puntuaciones si identifica como solución al compilador PICKit 2, al ser un instrumento de compilación/depuración y familiarización con el dsPIC30F4013, entre sus características principales están:

- Programador/Depurador de bajo costo y compactible para la mayoría de memorias EEPROM de Microchip.
- Soporte para toda la familia dsPIC30Fxx, utilizada en el proyecto.
- Herramienta para protección de código ECP.

2.4.11 Software de simulación

Una simulación por computadora representa un hipotético caso de análisis de un software informático o un sistema, con el fin de crear nueva tecnología o entender su funcionamiento, en la rama de la electrónica destacan entornos como Multisim 12 y Proteus 8.

2.4.11.1 Multisim 12

El software de simulación Multisim es un entorno extenso para circuitos analógicos, digitales y de potencia en la enseñanza, investigación y aplicaciones de la industria. Multisim está disponible para la educación y usuarios profesionales el cual se integra con hardware de laboratorio como myDAQ y NI ELVIS esto permite al usuario al usuario relacionar medidas reales y simuladas en una sola interfaz. (Multisim Ni, 2014)

2.4.11.2 Proteus 8

El software es una suite completa de alto nivel para el análisis de circuitos analógicos y digitales con gran correlación en simulaciones de microprocesadores para un entorno completo con escalabilidad a Microchip, AMR, Texas Instruments entre otros, estructura VSM para diseño de hardware y creación de pistas PBC. Equipado con una vasta librería para modelos estándar pasivos, TTL/CMOS y modelos periféricos integrados de alto rendimiento. (Labcenter Electronics, 2014)

2.4.12 Estudio de factibilidad del software de simulación

A continuación, se analizan dos diferentes tipos de simuladores, con el fin de realizar la investigación comparativa mediante indicadores en base a una escala máxima de 10 puntos, detallados en el anexo 16.

2.4.13 Jerarquización de factibilidad

Mediante el desglose matricial de las diferentes características se elabora un cuadro comparativo para determinar el software de simulación idóneo, en base los indicadores de cada uno.

Tabla 8.

Cuadro comparativo entre simuladores Multisim 12 y Proteus 8

Criterio	MULTISIM 12			PROTEUS 8		
	Puntaje	Peso	Total	Puntaje	Peso	Total
Características técnicas	8	0,2	1,6	9	0,3	2,7
Herramientas de desarrollo	7	0,3	2,1	8	0,2	1,6
Actualización de componentes	8	0,1	0,8	8	0,1	0,8
Interfaz de Usuario	8	0,2	1,6	7	0,2	1,4
Costo de licencia	8	0,2	1,6	8	0,2	1,6
Puntaje Total			7,7			8,1

Nota: El puntaje de los simuladores es el resultado de la encuesta física y virtual realizada con detalles en el anexo 9, mientras que el peso de cada criterio se toma en referencia del estudio técnico de factibilidad para simuladores por computadora. (Wilmer Lema, 2012)

Elaborado por: Luis Palacios

2.4.14 Conclusiones de factibilidad

En base a la tabla 8, y mediante el análisis de puntuaciones se escoge el simulador Proteus 8, por su herramienta ARES dedicada al diseño de placas de circuitos impresos (PCB) integrado con el sistema ISIS conforman la mejor herramienta en la simulación y diseño de hardware, entre sus características principales están:

- Integración con elementos de diseño en una misma plataforma ISIS, ARES, PROSPICE y VMS, para circuitos impresos.
- Entorno para diseño de circuitos amigable con el usuario.
- Simulación de PIC's en tiempo real, con integración a varios compiladores de código abierto.

En resumen, por medio del análisis técnico-económico de los elementos se escoge a los microcontroladores PIC de la familia dsPIC30F4013 para el procesamiento de señales, el VCO jTOS200+ para el barrido de la señal en banda 1900 MHz y finalmente el amplificador PF04110B para la etapa de ganancia.

Por otro lado, en la parte de software se escoge el lenguaje de programación C, en conjunto al compilador PICKit v2.2 para el desarrollo del programa, subsiguientemente el software Proteus 8 en simulación y diseño de placas PCB.


CAPÍTULO 3

DISEÑO Y DESARROLLO DEL PROTOTIPO

Establecidos los elementos idóneos en la parte de hardware y software, se detalla el esquema y construcción del modelo en desarrollo en su fase de prototipo, estructurado bajo diagramas de bloques, diagramas de etapas y pruebas de laboratorio.

A continuación, se muestra un bosquejo general del prototipo distribuido en bloques como se aprecia en la figura 6.

3.1 Diagrama de bloques general del prototipo



Una vez segmentado por bloques el prototipo, se realiza la construcción sistemática por etapas, se detalla los componentes a utilizar con una breve explicación, el circuito simulado y las pruebas obtenidas en el laboratorio.

- Fuente de alimentación
- Procesamiento digital de la señal
- Barrido de señal
- Etapa de amplificación
- Propagación

3.2 Desarrollo del prototipo de inhibición celular.

3.2.1 Fuente de alimentación

La sección de fuente, consta de un regulador externo a 12V DC y 3A, el gasto estimado de corriente es hipotético hasta realizar las pruebas finales con el dispositivo, por ello la fuente presenta un gran aporte de corriente, con el propósito de no variar las condiciones óptimas de operación en todas las etapas.

Para proteger el circuito de fluctuaciones de amplitud se coloca una etapa de filtrado antes de cada regulador y a la salida del regulador externo de 12V a 3A, para ello se realiza los siguientes cálculos.

Ecuación 1. Voltaje máximo de la fuente de alimentación

$$V_{max} = \sqrt{2} * V_o \quad (1)$$

$$V_{max} = \sqrt{2} * 12V$$

$$V_{max} = 16.9V$$

En la etapa de rectificación se utiliza 2 diodos por ciclo, ello se resta del voltaje máximo.

Ecuación 2. Voltaje máximo rectificado

$$V_{max} = 16.9V - 1.4V \quad (2)$$

$$V_{max} = 15.5V$$

Así el valor del condensador está dado por la siguiente formula

Ecuación 3. Cálculo del capacitor de carga


$$C = \frac{I}{f(\text{Onda completa}) * V_{max}} \quad (3)$$

$$C = \frac{3}{120Hz * 15.5}$$

$$C = 1613\mu F$$


Para la etapa de filtrado en cada regulador se coloca un capacitor de 2200uF

Dado que ciertos componentes y etapas del prototipo el voltaje es variable, se realiza un circuito acondicionador con reguladores de tensión positiva a 5V y 8V de la familia LM78xx, mostrados a continuación.



3.2.2 Procesamiento digital de señal

Para generar la señal en acople al VCO se debe cumplir características específicas como la variación automática del voltaje medio, pico máximo de voltaje de 5V, variación del ciclo útil de trabajo 0-100% y frecuencia de trabajo superior a 2Mhz para alcanzar la velocidad de sincronía que trabaja LTE. (Mahrmud, 2014) Para lograr un barrido eficiente, se destacan tres tipos de señales a utilizar en la figura 8.



En la figura 8, se visualiza las diferencias de las señales para controlar el VCO, en el ítem 1, se aprecia la señal triangular con un barrido a mitad del periodo T hacia adelante, mientras que la otra mitad de periodo regresa, en el ítem 2 la señal diente de sierra, realiza un barrido ocupando todo el periodo T en la misma dirección, resultaría útil para el prototipo, pero la señal de sincronía pierde estabilidad por el uso de capacitores a frecuencias superiores de 1.98MHz (Electronica básica, 2013), la señal PWM resulta eficiente ya que el ciclo de trabajo es variable en un 100%, trabaja a frecuencias superiores a 5MHz, y su funcionamiento es estable por el microcontrolador DSP, así se utilizara el módulo periférico PWM del microcontrolador dsPIC30F4013 para el barrido del VCO.

Una vez analizados los métodos de interferencia en el primer capítulo, se utiliza un Jamming constante, el cual suministra un barrido por todo el ancho de banda, con toda la potencia disponible a lo largo del espectro, ya que LTE trabaja con un ancho de banda nominal adaptativo, se utiliza un microcontrolador capaz de generar una señal de sintonía variable, para acoplar los pulsos de salida (PWM) con diferentes ciclos de trabajo a la entrada del VCO, tomando en cuenta que el barrido tiene que ser lo suficientemente rápido para equiparar la señal OFDMA en downlink que utiliza LTE, sin sobresaturar el oscilador controlado por voltaje, se recomienda un mínimo de 10 por barridos por segundo para que el Jamming tenga efecto. (Mahrmud, 2014)

Así el microcontrolador dsPIC30F4013 a través de su módulo periférico PWM 1, proporciona una señal digital que simula una onda sinusoidal, con un ciclo de trabajo creciente de 0 al 100%, de manera que el voltaje promedio, se variable dependiendo de ciclo útil de la señal, para la entrada del VCO el valor aproximado es 0 a 4.70V.

3.2.2.1 Frecuencia de operación microprocesador

La generación de la señal PWM se la realiza a través del módulo comparador en simetría con la velocidad de procesamiento, para ello existe dos fuentes de reloj para el procesador, la primera puede ser suministrada por un oscilador externo de cristal de hasta 10 Mhz, la segunda es a través del reloj interno FRC de 7.3728MHz con PLL16x, la cual proporciona una frecuencia de 117.9648MHz, (Microchip Technology Inc., 2009) ideal para trabajar en el prototipo, la configuración se detalla a continuación.

Detalle de la frecuencia de procesamiento del microcontrolador tomado del software MikroC for dsPIC




Figura 9. Configuración de la velocidad de procesamiento MCU del dsPIC30F4013

Elaborado por: Luis Palacios

3.2.2.2 Frecuencia de operación señal PWM

Ya asignada la velocidad de operación de la MCU, se calcula la frecuencia de sintonía la cual debe trabajar la señal PWM, ello parte de la multiplexación ortogonal OFDMA que utiliza el enlace downlink, por consiguiente, la librería LTE System Tool box para múltiples sub-portadoras del Software Matlab 2015r proporciona dicha investigación. (MathWorks, 2016) Con el propósito de analizar dicha multiplexación se parte del concepto del uso de múltiples subcarriers muy próximas entre sí, transmitidas en paralelo, sin tomar en cuenta la modulación, se analiza la señal Tiempo (Símbolos) vs Frecuencia (Sub-portadoras) para un bloque con 12 subcarriers, 4 puertos de antena, modo FDD para una estructura de trama genérica. (Mahrmud, 2014)

Análisis del enlace descendente LTE con multiplexación OFDMA.





Figura 10. Interrelación de los dominios de tiempo y frecuencia de una señal OFDM

Elaborado por: Luis Palacios

Con se aprecia en la figura 10, un bloque que contiene 12 sub-portadoras y espaciamiento de 15 KHz, pose una frecuencia base de 180 KHz, detallado en el eje Y, valor fundamental para programar el microcontrolador a dicha frecuencia de barrido, ahora se calcula el valor de la frecuencia de trabajo de la señal PWM multiplicando la cantidad de pulsos o pasos en un ciclo, que proporciona el dsPIC por la frecuencia base, para el caso 12 pulsos x 180KHz, el cual equivale a 2.160MHz, la programación se detalla en el Anexo 1.

3.2.2.3 Generación de la señal PWM

Con los valores establecidos, se realiza un diagrama de bloques del funcionamiento del microcontrolador, y un diagrama de flujo del software, mostrado a continuación.



A continuación, se visualiza el diagrama de flujo del software programado, que representa el proceso operativo del sistema.

Detalle de operación grafica del software




Figura 12. Diagrama de flujo del software realizado en MikroC PRO

Elaborado por: Luis Palacios

Ya realizado la programación y compilación hacia el microcontrolador, se detalla el diagrama respectivo y la salida modulada en ancho de pulso en el osciloscopio GW Instek.

Diagrama de la etapa de procesamiento PWM, en Proteus 8




Figura 13. Circuito del microprocesador dsPIC30F4013

Elaborado por: Luis Palacios

Variación automática del ciclo útil de la señal PWM, a 2.160MHz




Figura 14. Señal PWM del microcontrolador en diferentes ciclos de trabajo

1. Señal PWM con un ciclo de trabajo a 8%, Voltaje promedio 345mV
2. Señal PWM con un ciclo de trabajo a 54%, Voltaje promedio 2.58V
3. Señal PWM con un ciclo de trabajo a 90%, Voltaje promedio 4.42V


Elaborado por: Luis Palacios

En la figura 14, se visualiza la variación automática de manera ascendente del voltaje promedio de la señal a diferentes ciclos de trabajo, con el propósito de generar una señal PWM de secuencia repetitiva infinita cuyo voltaje de salida controle la velocidad de barrido del VCO JTOS2000, dicha velocidad debe igualar los 180KHz que trabaja OFDMA para transmisiones downlink, esto se logra igualando los 12 pulsos del microcontrolador con la señal de sintonía fija de 2.160MHz cuyo periodo es 462.96ns obteniendo una señal de barrido en 180KHz con un error de ± 2 KHz. (Omar Alcántara, 2014)

Para el ítem 1 de la figura 14, se muestra el mínimo ciclo útil de la señal en 8% y el voltaje promedio de 345mV, mientras que el ítem 3 de la misma, expone el máximo ciclo útil de la señal en 90% y el voltaje promedio de 4.42V, variación necesaria para oscilación del VCO en la banda de 1900MHz.

3.2.2.4 Circuito cambiador de nivel y control de barrido

Una vez generada la modulación por ancho de pulso de 500mV a 4.7V, es necesario ajustar dicha señal a un nivel DC aproximado de 15.5 a 16.5V útil, para la entrada del



VCO JTOS 2000+ detallado específicamente en la tabla 9, además mediante la variación de voltaje a la entrada del VCO, con un regulador de voltaje variable se controla el ancho de banda de la señal de barrido, en posterior calibración del espectro.

Tabla 9.

Especificaciones del VCO en relación al Voltaje de sintonía VS Frecuencia de salida.

Tabla de especificaciones JTOS2000+		
Voltaje de sintonía (V)	Frecuencia de salida (MHz) a una Temperatura 25°C	Potencia de salida (dBm)
13	1818,05	12,17
15	1927,36	11,98
16	1971,92	11,71
17	2016,48	11,57

Nota: Voltaje útil mediante el cambiador de nivel (Mini-Circuits, 2013)

Realizado por: Luis Palacios

Es por esto que se diseña un circuito cambiador de nivel o sujetador RC, con un capacitor que contenga la carga, un diodo schottky 1N5711W de alta frecuencia y una fuente regulable adicional de 12V que suministra el cambio de nivel en DC. (Omar Alcántara, 2014)

Para calcular los valores de los elementos pasivos, se utiliza la ecuación 4 de constante de tiempo para carga y descarga del condensador, cuyo valor en diseño es 10 veces superior al periodo de la señal de entrada, en este caso el periodo es 462.96ns.

Ecuación 4. Constante de tiempo para carga y descarga del condensador


$$T = R_L \times C \gg T \quad (4)$$

$$10 \times 462.96 \text{ ns} = R_L \times 10 \text{ nF}$$

En la ecuación 4, se asume el valor de capacitancia estándar a 10nF en código de capacitores 103, dando el valor de la resistencia de carga en 470 Ω .


$$R_L = 462.96 \Omega \approx 470 \Omega$$

Seguidamente se presenta el circuito con todos los componentes del cambiador de nivel y regulador de voltaje variable mediante un micro potenciómetro, este a su vez proporciona el control de barrido del VCO.



En la figura 16, se muestra el circuito realizado en Proteus 8 cuyo acople representa el circuito de control de barrido para ajustar el espectro de la señal de salida del VCO.

Seguidamente, se presenta el cambio de nivel de la señal modulada por ancho de pulso en la figura 17, mediante la gráfica del osciloscopio GW Instek.



En la figura 17, se visualiza el resultado del acople del circuito de la figura 16, a un cambio de nivel DC de 12V, cuyo valor promedio ajusta el voltaje de sintonía en 16V, potencial necesario para la salida del VCO JTOS2000.

3.2.3 Barrido de señal

En la siguiente sección, el integrado VCO JTOS-2000+, se encarga de realizar el barrido de la señal en el rango de los 1900 MHz, con amplificación realimentada y bucles de enganche PLL, se detalla un diagrama de bloques con su funcionamiento.

Configuración del oscilador controlado por voltaje por etapas




Figura 18. Diagrama de bloques interno un VCO.

Elaborado por: Luis Palacios

Seguidamente, se detalla las componentes espectrales mediante un analizador vectorial de señales FieldFox N9917A del fabricante Keysight Technologies a través del pin 13 RF-OUT, operable a una frecuencia central de 1960MHz, con el propósito de visualizar nivel de potencia y ancho de banda de la señal de barrido. (Omar Alcántara, 2014)

Visualización del espectro mediante la FFT, en el dominio de la frecuencia




Figura 19. Señal del VCO a un barrido de 1900 MHz

- Ancho de banda del espectro: 60MHz en un rango de 1930-1990Mhz
- Potencia radiada en su pico máximo: -31dBm

Elaborado por: Luis Palacios

En la figura 19, se muestra la medición realizada en el pin de salida del VCO JTOS2000, el cual expone la distribución energética del espectro de la señal de barrido en la banda de 1900MHz, este trazador vectorial muestra el ancho de banda y niveles de potencia por pico de radiación que emite el módulo oscilador controlado por voltaje.

Por consiguiente, dicha señal presentada en analizador vectorial, requiere ser ajustada a un ancho de banda correspondiente a la frecuencia de operación LTE/4G autorizada para Movistar-Ecuador, esta se sitúa en 1930-1965Mhz, para ello se varia el voltaje de offset de la señal de sintonía, con el regulador variable a través del potenciómetro de precisión, así, la frecuencia central se sitúa en 1947.5 MHz, mostrada a continuación.

Visualización del espectro útil para interferir la señal downlink de LTE, en el dominio de la frecuencia




Figura 20. Señal del VCO a un barrido de 1930-1965 MHz

- Ancho de banda del espectro: 35MHz en un rango de 1930-1965Mhz
- Potencia radiada en su pico máximo: -34.24dBm

Elaborado por: Luis Palacios

En la figura 20, se visualiza el espectro de frecuencia calibrado y ajustado a un ancho de banda de 35MHz utilizado en el despliegue de la tecnología 4G/LTE para la operadora de interés, una potencia de pico inicial de -35dBm (316.2nW) y una potencia de pico final de -34dBm (398.1nW), potencial necesario para la entrada del amplificador lineal PF04110B.

Con el barrido de señal calibrado a la frecuencia de interés, se amplifica la misma, con el fin de cubrir la distancia de inhibición deseada, a continuación, se detalla el proceso.

3.2.4 Etapa de amplificación

Para esta sección, se realiza los cálculos para determinar la potencia que necesita emitir el inhibidor de señal en interiores y exteriores para interceptar la comunicación celular y cuál será la potencia radiada a determinada distancia, para los objetivos del proyecto se calcula desde 2 a 15m. Seguidamente se presenta el modulo amplificador con la etapa de control de potencia y las características de la placa FR-4 a utilizar.

3.2.4.1 Cálculo y mediciones para interiores

Se procede a calcular la potencia radiada en las instalaciones de laboratorio de radio frecuencia de la empresa local Emitelco cuyo establecimiento está autorizado para emitir radiaciones no ionizantes, para ello se comienza calculando la intensidad de campo eléctrico para un radiador isotrópico a través de la potencia de emisión de la antena, cuyo cálculo se lo realiza con la medición de la potencia medida por el analizador de espectros menos la ganancia de la antena sectorial para telefonía celular. Con la intensidad de campo eléctrico se calcula la densidad de potencia radiada y la potencia radiada a 2m y 15m respectivamente. (Yusta, 2011)

Los cálculos se lo realizaron con una antena sectorial celular Marca: EPCOM, Modelo: CRORP1900 a 21dBi de ganancia con polarización vertical y 1.64dB de Directividad. (Interconmutel de Puebla, s.f.)

Ecuación 5. Potencia de emisión de la antena sectorial

$$Pr = Pm - G = -48.9dBm - (21dBi - 2.15)dBd \quad (5)$$

$$Pr = -67.75dBm \cong -97.75dBW \cong 0.167nW$$

Ecuación 6. Longitud de onda

$$\lambda = \frac{c}{f} = \frac{3 \cdot 10^8}{1947.5MHz} = 0.153m \quad (6)$$

Ecuación 7. Campo eléctrico para un radiador isotrópico

$$E = \sqrt{\frac{Pr*4*80*\pi^2}{\lambda^2}} \left[\frac{V}{m} \right] \quad (7)$$

$$E = \sqrt{\frac{0.167 \text{ nW} * 4 * 80 * \pi^2}{0.153^2}} = 0.00474 \left[\frac{V}{m} \right]$$

Ecuación 8. Densidad de potencia radiada para interiores

$$\phi = \frac{E^2}{120\pi} \left[\frac{W}{m^2} \right] \quad (8)$$

$$\phi = \frac{0.00474^2}{120\pi} = 0.145 \left[\frac{\mu W}{m^2} \right]$$

Ecuación 9. Potencia radiada a 2m para interiores

$$Pt = \frac{\phi * 4 * \pi * R^2}{D} [W] \quad (9)$$

$$Pt = \frac{0.145 \mu W / m^2 * 4 * \pi * 2^2}{1.64} = 4.44 [\mu W] \cong -23.522 dBm$$

Ecuación 10. Potencia radiada a 15m para interiores

$$Pt = \frac{\phi * 4 * \pi * R^2}{D} [W] \quad (10)$$

$$Pt = \frac{0.145 \mu W / m^2 * 4 * \pi * 15^2}{1.64} = 249.98 [\mu W] \cong -6.021 dBm$$

Resultados del cálculo para interiores a determinadas distancias.

Tabla 10.

Resultados para determinar la potencia necesaria que debe emitir el inhibidor para interiores.

Resultados de potencia estimada	
Potencia radiada a 2m	-23.522 dBm
Potencia radiada a 15m	-6.021 dBm

Nota: Rango de potencia estimada para interrumpir las comunicaciones móviles SMA en interiores.

Elaborado por: Luis Palacios

Así, en la tabla 10, se corrobora que no es suficiente la potencia emitida por el VCO a -35dBm, siendo obligado la incorporación del módulo amplificador con un mínimo en emisión de -23.522 dBm, en el mismo rango se aprecia el decaimiento de potencia por difracción y dispersión de la señal por la estructura del inmobiliario, paredes techos, y el mismo piso.

3.2.4.2 Cálculo y mediciones para exteriores

Ahora se necesita la potencia de emisión de la radio base en el exterior cuyo cálculo se lo realiza en la zona de cobertura LTE/4G Ecuador, Quito (0°08'10.4"S 78°27'50.0"W), mediante la aplicación gubernamental Señal Móvil Ecuador (ARCOTEL), se toma el resultado de la potencia de emisión en -50.9dBm y la densidad de potencia en $0.05 \frac{\mu W}{cm^2}$ a un azimut de 90°, para ello se procede a realizar los cálculos.

Ecuación 11. Densidad de potencia radiada para exteriores

$$\phi = 0.05 \left[\frac{\mu W}{cm^2} \right] = 0.5 \left[\frac{mW}{m^2} \right] \quad (11)$$

Ecuación 12. Potencia radiada a 2m para exteriores

$$Pt = \frac{\phi * 4 * \pi * R^2}{D} [W] \quad (12)$$

$$Pt = \frac{0.5mW/m^2 * 4 * \pi * 2^2}{1.64} = 15.32 [mW] \cong 11.85 dBm$$

Ecuación 13. Potencia radiada a 15m para exteriores

$$Pt = \frac{\phi * 4 * \pi * R^2}{D} [W] \quad (13)$$

$$Pt = \frac{\frac{0.5mW}{m^2} * 4 * \pi * 15^2}{1.64} = 862.02 [mW] \cong 29.35 dBm$$

Resultados del cálculo para interiores a determinadas distancias.

Tabla 11.

Resultados para determinar la potencia necesaria que debe emitir el inhibidor para exteriores.

Resultados de potencia estimada	
Potencia radiada a 2m	11.85 dBm
Potencia radiada a 15m	29.35 dBm


Nota: Rango de potencia estimada para interrumpir las comunicaciones móviles SMA en exteriores.

Elaborado por: Luis Palacios

En la tabla 11, con el cálculo de potencia estimada a 15m para un sector específico, se estable la potencia que necesita emitir el inhibidor para interrumpir la comunicación celular sea de 29.35dBm, sin embargo, por normativas legales el equipo solo podrá operar a una emisión máxima de 26.99dBm \cong 500mW (SUPERTEL, 2013), cubriendo el 91.9% de la emisión deseada, por lo tanto, el prototipo cubre idealmente la propagación en interiores, cuyo propósito fue desarrollado. (Yusta, 2011)

3.2.4.3 Diseño del módulo amplificador

Una vez realizado el cálculo de potencia de emisión que trabajara el prototipo - 23.52dBm como mínimo y 26.99dBm como máximo, se utiliza el amplificador de montaje superficial PF04110B del fabricante Hitachi el cual proporciona una ganancia aproximada en 33dBm, este integrado se controla a través de un atenuador de voltaje variable AT-110, por medio de un potenciómetro rotatorio, mismo que controla la potencia total de radiación del prototipo, para ello se parte del diagrama de bloques figura 21 y el circuito de implementación detallado en la figura 23 proporcionan la idea de la etapa de amplificación.



Dicha etapa de amplificación, requiere un circuito de montaje superficial con la menor pérdida por resistencia de la pista, caída de voltaje y potencia disipada, es importante mantener una impedancia de 50Ω entre la salida del VCO y toda la etapa de ampliación, para evitar las pérdidas por reflexión. Es por esto que se diseña un circuito que trabaje a una misma impedancia característica, líneas de transmisión de alta frecuencia y acople de etapas capacitivo ideal para cambios bruscos de voltaje. Se escoge para este diseño la placa de fibra de vidrio FR-4 por su doble pista de cobre y soportar alta temperaturas de operación, las características del mismo se detallan a continuación.

Tabla 12.


Características de la placa de diseño FR-4 de fibra de vidrio

Circuito de diseño FR-4	
Número de lados	2
Espesor de la placa	1,6 mm
Espesor por capa	35 μm
Capas prepeg	8
Constante dieléctrica	4,7

Nota: Detalle de la placa FR-4 para el diseño del módulo amplificador

Fuente: (PCB, 2010)

Con los detalles técnicos de la placa mostrados en la tabla 12, se utiliza el software ADS de fabricante Keysight para estimar el ancho de las pistas y correlación a tierra a una frecuencia de 1.9 -2 GHz, este diseño se utiliza en el acople del atenuador de voltaje variable y conector hembra RP-SMA, hacia el modulo amplificador manteniendo la impedancia característica en 50Ω , además se coloca un capacitor de montaje superficial en serie de $47\mu\text{F}$ para desfase el voltaje en 90° con respecto a la corriente, útil para el cambio brusco de voltaje.



En la figura 22, se presenta las especificaciones y dimensiones de la pista FR-4 de montaje superficial, con el propósito de reducir las pérdidas por placa y acople, manteniendo la impedancia característica y el coeficiente de reflexión con la mínima señal reflejada. Estas dimensiones se consideran en el diseño físico implementado en el software Ares de Proteus 8.

A continuación, en la figura 23, se presenta el circuito utilizado en la etapa de amplificación, realizado en el software Proteus.

Detalle de la sección de barrido del VCO y módulo de amplificación




Figura 23. Circuito del módulo amplificador de montaje superficial

Elaborado por: Luis Palacios

En la parte de medición, se utiliza el trazador vectorial de señales FieldFox N9917A, para estimar la potencia de emisión del prototipo, se considera un span de 100MHz/dBm y una frecuencia central de 1947.5MHz, la toma de potencia radiada se la realiza sin la consideración de alguna configuración de antena hasta las pruebas finales.

Visualización de la potencia radiada por el prototipo al 50% de su capacidad




Figura 24. Medición de potencia del módulo amplificador a una frecuencia central de 1945.50MHz

Elaborado por: Luis Palacios

En la figura 24, se detalla la emisión de potencia radiada con el trazador vectorial de espectros FieldFox N9917A y un atenuador externo de 20dB, medida que se realizó en el integrado PF04110B a través del pin 4 (RF-OUT), esta medición determina el rango de propagación radioeléctrica del prototipo en dBm/MHz mediante el control de potencia del integrado AT-110, estableciendo una emisión de potencia mínima de -35.63dBm y -1.4dBm máxima, obteniendo una variación con el potenciómetro de precisión de -34.23dBm, eficiencia típica del integrado PF04110B detallado en el anexo 5, esta medición considera la potencia total entregada por el modulo amplificador sin la consideración de alguna configuración de antena, hasta las pruebas finales.

3.2.4.4 Problemas con el modulo amplificador

Realizadas las pruebas de la etapa de amplificación y su comportamiento en conjunto con el VCO-JTOS200+, mediante el analizador de espectros FieldFox N9917A hasta un rango de 8GHz, se descubrió oscilaciones parasitas derivadas de la frecuencia fundamental 1947.5MHz, mostradas en la tabla 13

Tabla 13.

Armónicos de la etapa de amplificación

Características Eléctricas a 25°C	Frecuencia (MHz) medida	Ganancia (dBm) medida	Valor máximo (dBc) Datasheet PF04110B
Frecuencia fundamental	1947,5	-1,981	-
1er. Armónico	3895	-38,16	-35
2do. Armónico	5842,5	-41,02	-45

Nota: Comparación de los armónicos medidos y los estimados por el fabricante del amplificador

Elaborado por: Luis Palacios

Dichos armónicos son estimados por el fabricante cuyo valor será 35dBm menor a la frecuencia fundamental, sin embargo, la oscilación parásita del 1er y 2do armónico situada en 3895MHz y 5842.2MHz, afectan a frecuencias no deseadas, dentro del Plan Nacional de Frecuencias (ARCOTEL, 2016), el rango de ocupación que utiliza dicha

frecuencia 3895MHz es la Banda 3700-4200MHz para comunicaciones Fijo por Satélite y la frecuencia 5842.5MHz se sitúa en la Banda 5830-5850MHz para Radiolocalización, para corregir dicha oscilación fuera de banda se coloca un filtro pasa bajos GLPF-2014-A, con una frecuencia de corte ad 2014MHz en la salida del conector RP-SMA.

3.2.5 Propagación

Finalmente, la etapa de propagación se encarga de la radiación de la señal de interferencia hacia el medio, esta misma, parte a través de un conector RP-SMA hembra de montaje superficial operable a alta frecuencia 2.4GHz, el rango de frecuencia de emisión es 1930-1965 MHz para ello se realiza los cálculos con la frecuencia promedio y obtener la longitud de la antena omnidireccional.

Ecuación 14. Cálculo de la longitud de la antena

$$\lambda = \frac{c}{f} = \frac{3 \cdot 10^8}{1947.5 \text{ MHz}} = 0.153 \text{ m} \quad (14)$$

$$L_{\text{antena}} = \frac{\lambda}{4} = \frac{0.153}{4} = 0.038 \text{ m}$$

La longitud de la antena omnidireccional será de 3.84 cm.

La antena resultante, se simula en el software 4NEC2, con los parámetros calculados, obteniendo las características eléctricas y el patrón de radiación. (Voors, 2014)

Antena de $\frac{\lambda}{4}$ calculada para la etapa de propagación.




Figura 25. Resultados de la antena simulada en 4NEC2.

1. Características de la antena calculada
2. Diagrama de radiación en el plano horizontal.

Elaborado por: Luis Palacios

En la figura 25, ítem 1, se obtiene las propiedades de la antena calculada destacando SRW (Relación de onda estacionaria) cuyo valor muestra cuanta energía será rebotada al transmisor para un acople de impedancia de 50Ω , mismo que rebota $2.8\% \approx 48.6$ R50 Ω , de la energía transmitida, mientras que la eficiencia de radiación se sitúa en 65.24% . con más de la tercera parte de la energía disipada y no radiada. (Yusta, 2011)

En el ítem 2, de la misma figura, se visualiza la ganancia de la antena de cuarto de onda a 1948MHz situada en 0.09dBi para el plano horizontal, ganancia inferior para la propagación de señal, así, para obtener mejores resultados se utiliza una antena comercial direccional tipo panel ANT8 para exteriores y una antena omnidireccional ANT3 para interiores, estas mismas se detallan sus características técnicas en la tabla 14 y 15, y su estructura física en conjunto al patrón de radiación en las figuras 26 y 27.

Tabla 14.


Características de una antena direccional tipo panel

Antena Direccional ANT8	
Rango de frecuencia	1710-2500 MHz
Ganancia	10 dBi
VSWR	$\leq 1,5$
Impedancia	50 Ω
Polarización	Vertical
Ancho del haz vertical	45°
Ancho del haz horizontal	75°

Nota: Antena seleccionada para la etapa de propagación.

Fuente: (Network Expertise, 2015)

A continuación, en la figura 26, se detalla la estructura física de la antena direccional tipo panel y su patrón de radiación en el plano horizontal.



En la figura 26 ítem 1, se muestra la estructura física y el tipo de conector RP-SMA macho de la antena tipo panel, en el ítem 2 de la misma figura se visualiza el lóbulo

de radiación direccional a un ancho de haz máximo de 3dB otorgada por el fabricante ANT8, polarizada linealmente en el vector que contiene el campo eléctrico.

Tabla 15.


Características de la antena Omnidireccional

Antena Omnidireccional ANT3	
Rango de frecuencia	800-2500 MHz
Ganancia	3 dBi
VSWR	$\leq 1,5$
Impedancia	50Ω
Polarización	Vertical
Ancho del haz 3dB horizontal	360°

Nota: Antena seleccionada para la etapa de propagación.

Fuente: (Network Expertise, 2015)

A continuación, se detalla la estructura física de la antena omnidireccional.



En la figura 27 ítem 1, se muestra la estructura física y el tipo de conector RP-SMA macho de la omnidireccional utilizada para el prototipo, en el ítem 2 de la misma figura se visualiza el lóbulo de radiación horizontal 360° a un ancho de haz máximo de 3dB otorgada por el fabricante ANT3, polarizada en el plano horizontal.

CAPÍTULO 4

PRUEBAS Y RESULTADOS

En el presente capítulo, se muestra las características operativas del prototipo mediante un analizador de espectros, medidor de potencia radiada y la eficiencia al inhibir la tecnología LTE en diferentes terminales que soporten el servicio 4G, a diferentes configuraciones de antenas y distancias, con el fin de garantizar el rango de inhibición solo en el área autorizada.

4.1 Características técnicas del prototipo

En esta sección, se detalla las características relevantes del equipo resumida en la tabla 31, así como la ocupación del espectro en la banda de 1900MHz y la potencia radiada.

Tabla 16.

Especificaciones técnicas del prototipo

Prototipo de inhibición LTE/4G	
Configuración de filtros de frecuencia	1930-1965 MHz
Potencia de emisión medida	26,96 dBm
Potencia de salida del canal	495mW
Arquitectura general	Controlador de señales digitales RISC y Transmisor sintetizado PLL
Rango de cobertura	*Variable hasta 14.5m, control de potencia integrado
Fuente de Alimentación	12V DC a 3,5A
Configuración de antenas externas	Direccional y Omnidireccional
Dimensiones	15.5 cm. largo / 17 cm. ancho / 4.1 cm Ø
Accesorios	Fuente de alimentación externa, filtro pasa bajos y antena omnidireccional

Nota: Resumen general de las características y especificaciones del equipo

Realizador por: Luis Palacios.

Seguidamente, se presenta la parte física del prototipo con sus componentes externos mostrados en la figura 28.

Estructura física del prototipo, adaptador de voltaje y filtro pasa bajos 2014 MHz



Figura 28. Inhibidor de señal celular en su fase final

Elaborado por: Luis Palacios

Mediante el analizador de espectros portátil SPECTRAN HF-2025E, se configura los filtros de frecuencia en el espectro de interés, situado en 1930-1965 MHz (ARCOTEL, 2016), dicha medición se la realiza a máxima potencia del prototipo, cuyo resultado se muestra en la figura 29.

Calibración del ancho de banda en la frecuencia de interés en la banda de 1900MHz




Figura 29. Espectro de frecuencia en la banda de 1900MHz mediante conexión directa, con un atenuador a 20dB

Elaborado por: Luis Palacios

Como se aprecia en la figura 29, se calibra el prototipo con el potenciómetro de precisión de la etapa de barrido de la señal en la frecuencia de interés 1930-1965MHz, obteniendo una respuesta en frecuencia del tipo filtro pasa bandas. En dicha gráfica se visualiza dos marcas que determina el rango de operatividad del inhibidor, situándose la primera a 1931.2MHz con una potencia de -10.22dBm y la segunda a 1965.23Mhz con una potencia de -8.31 dBm proporcionando un rendimiento del 98.5% de la eficacia propuesta, además se visualiza la potencia de emisión del espectro en -1.981 dBm, ideal para la propagación en interiores, una frecuencia central de 1947.015MHz y un ancho de banda de 34.03MHz cercano a los 35MHz propuesto, esta medición se realizó con en el analizador de espectros portátil SPECTRAN HF-2025E, cuya banda de análisis se ajusta a la tecnología de 4G/UMTS.

Con el propósito de no interferir transmisiones vecinas, se utiliza un filtro pasa bajos externo DMRCF-2014MHZ a la salida del conector, para evitar oscilaciones fuera de banda o picos de interferencia no deseados, siendo el bypass entre el prototipo y la antena de radiación. (Modelos de propagación en interiores, 2015)

4.1.1 Resultados de inhibición en terminales LTE/4G

A continuación, se realiza las medidas en niveles de potencia e intensidad de campo, por motivos de cobertura 4G (Movistar 4G, 2016), se realiza las mediciones en laboratorio de Radio frecuencia de la empresa local Emitelco, y no en su fase inicial en el laboratorio de comunicaciones avanzadas de la universidad, cabe recalcar que el área de inhibición es variable por efectos de propagación de la señal, radio base más cercana y tipo de terminal móvil SMA.

Los terminales 4G de la operadora Movistar, como requisito para su operatividad, deben utilizar la banda 2-Downlink para LTE, chip USIM y plan de navegación con dicha tecnología, para ello se pone a prueba los terminales: Galaxy J5 SM-J500M, Grand Prime SM-G531M y Xperia Z3 compact.

Para las pruebas de inhibición se la realiza en dos bloques con variación de antena omnidireccional a 2.80m y direccional situada a 1.80m de altura, ubicación geográfica con despliegue de tecnología LTE (0°08'10.4"S 78°27'50.0"W) y propagación de señal en interiores, seguidamente se presentan los resultados en la tabla 17.

Tabla 17.

Resultados de pruebas de inhibición con antena omnidireccional y direccional

ANTENA OMNIDIRECCIONAL			ANTENA DIRECCIONAL		
Terminal Galaxy J5 SM-J500M			Terminal Galaxy J5 SM-J500M		
Distancia de prueba inhibidor terminal (m)	Tiempo de caída señal downlink (s)	Tiempo en recuperar la señal (s)	Distancia de prueba inhibidor terminal (m)	Tiempo de caída señal downlink (s)	Tiempo en recuperar la señal (s)
1	15	8	1	10	19
5	22	16	5	16	17
10	*	*	10	25	14
15	*	*	15	49	12
Terminal Grand Prime SM-G531M			Terminal Grand Prime SM-G531M		
Distancia de prueba inhibidor terminal (m)	Tiempo de caída señal downlink (s)	Tiempo en recuperar la señal (s)	Distancia de prueba inhibidor terminal (m)	Tiempo de caída señal downlink (s)	Tiempo en recuperar la señal (s)
1	17	16	1	22	8
5	29	38	5	33	12
10	*	*	10	45	13
15	*	*	15	58	10
Terminal Xperia Z3 Compact			Terminal Xperia Z3 Compact		
Distancia de prueba inhibidor terminal (m)	Tiempo de caída señal downlink (s)	Tiempo en recuperar la señal (s)	Distancia de prueba inhibidor terminal (m)	Tiempo de caída señal downlink (s)	Tiempo en recuperar la señal (s)
1	21	12	1	18	9
5	35	25	5	22	12
10	*	*	10	36	10
15	*	*	15	56	8


Nota: Resultados obtenidos en diferentes terminales con tecnología 4G

*No se obtuvo resultados de interferencia celular con una antena omnidireccional

Realizado por: Luis Palacios

En la tabla 17, se muestra la eficiencia del prototipo al inhibir la señal downlink 4G/LTE de la operadora Movistar, cuantificado mediante distancia de prueba desde 1 a 15m, tiempo de caída de la señal y tiempo en recuperar la señal para los tres terminales móviles especificados. Estos resultados se analizan en gráficos de barras para comparar la respuesta de inhibición en diferentes marcas de celulares, y tiempo de decaimiento de la señal de la operadora a determinadas configuraciones de antena omnidireccional y direccional, seguidamente se desglosa los resultados obtenidos.

4.1.2 Interpretación de los resultados obtenidos



En la figura 30, se coteja el tiempo de decaimiento de la señal downlink para la comparación de los tres terminales puestos a prueba, visualizando una mayor resistencia a la pérdida de señal del celular Z3 Compact con 35s, seguidamente por el celular Grand Prime con 29s y una menor sensibilidad del celular Galaxy J5 con 15s, resaltando la eficiencia solo hasta los 5m, no obteniendo respuesta a una distancia de 10 y 20m por la configuración de la antena omnidireccional.

Tiempo de respuesta del inhibidor con una antena direccional




Figura 31. Comparación de eficacia en los terminales puestos a prueba con una antena direccional

Elaborado por: Luis Palacios

Mientras que en la figura 31, se compara el tiempo de decaimiento de la señal downlink a través de un histograma de distancias 1, 5, 10 y 15m, visualizando una mayor resistencia a la interferencia del prototipo, del celular Grand Prime con 58s, seguido por el celular Z3 Compact con 56s y una menor sensibilidad del dispositivo Galaxy J5 con 10s, todos estos resultados realizados con una configuración de antena direccional tipo panel.

Mediante la aplicación gubernamental Señal Móvil Ecuador instalada en cada terminal móvil, se verifica la conexión a la operadora mediante un muestreo de señal, niveles de potencia y calidad de señal, a continuación, se muestran los resultados por terminal en las figuras 32, 33 y 34.

Obtención de la información de la red 4G del sistema móvil avanzado, mediante la aplicación, Señal Móvil Ecuador




Figura 32. Resultados obtenidos en el terminal móvil Galaxy J5 SM-J500M

1. Terminal con cobertura.
2. Terminal sin cobertura.

Elaborado por: Luis Palacios

En la figura 32, se aprecia el decaimiento de la señal desde la tecnología 4G en el ítem 1 hasta 2G en el ítem 2, con un nivel inicial de -85dBm con buena calidad de señal, hasta un nivel inoperable de -113dBm, este resultado concluye la pérdida de cobertura imposibilitando las llamadas telefónicas por operadora y llamadas de voz sobre IP, mensajes escritos y navegación por internet con datos proporcionados por la red, seguidamente se muestra el resultado en el siguiente terminal.

Obtención de la información de la red 4G del sistema móvil avanzado, mediante la aplicación, Señal Móvil Ecuador




Figura 33. Resultados obtenidos en el terminal móvil Grand Prime SM-G531M

1. Terminal con cobertura.
2. Terminal sin cobertura.

Elaborado por: Luis Palacios

En la figura 33, se aprecia el decaimiento de la señal desde la tecnología 4G en el ítem 1 hasta 3G en el ítem 2, con un nivel inicial de -87dBm en su pico máximo con regular calidad de señal, hasta un nivel inoperable de -97dBm, este resultado concluye la pérdida de cobertura imposibilitando las llamadas telefónicas, mensajes escritos y navegación por internet, seguidamente se muestra el resultado en el siguiente terminal.

Obtención de la información de la red 4G del sistema móvil avanzado, mediante la aplicación, Señal Móvil Ecuador




Figura 34. Resultados obtenidos en el terminal móvil Xperia Z3 Compact

1. Terminal con cobertura.
2. Terminal sin cobertura.

Elaborado por: Luis Palacios

En la figura 34, se aprecia el decaimiento de la señal desde la tecnología 4G en el ítem 1 hasta 3G en el ítem 2, con un nivel inicial de -89dBm en su pico máximo con buena calidad de señal, hasta un nivel inoperable de -113 dBm, este resultado concluye la pérdida de cobertura imposibilitando las llamadas telefónicas por operadora y llamadas de voz sobre IP, mensajes escritos y navegación por internet con datos proporcionados por la red.

CONCLUSIONES

El estudio técnico realizado en el mercado local, permitió determinar costos financieros y de producción, ya que al escoger la materia prima idónea se logró un decremento en la inversión de activo fijo en un 51.75%, cuyo costo total de fabricación fue \$299.11, detallado en el anexo 7, en comparación de importar un equipo de inhibición celular de similares características del fabricante: Phone Jammer JM-16W 4G/LTE \$620, esto se debe a los impuestos de salvaguardias aduaneros y aranceles de importación.

Mediante la generación de modulación por anchos de pulso PWM a una frecuencia de 2.160MHz, se logró la variación del ciclo útil de señal en un 92%, debido a la incorporación de un microprocesador RISC especializado en señales digitales, para alcanzar la velocidad de barrido de manera automática en el VCO en la banda de 1900MHz, detallado en la figura 29, sin embargo, se puede incrementar la frecuencia de sintonía para aumentar el ancho de banda en la salida, pero la señal en la etapa de barrido decae 3dB de potencia.

Se diseñó un circuito amplificador de señal, a través de un módulo de ganancia lineal y control mediante atenuación variable de voltaje, obteniendo una salida aproximada de -1.981 dBm, otorgando una potencia de transmisión de 490mW, 95% de eficiencia del objetivo propuesto, las pérdidas de potencia se consideran por acople de impedancias, conectores RP-SMA y pérdidas en la línea de transmisión de la configuración de antena.

En las pruebas realizadas con el prototipo usando una antena direccional a máxima potencia, se inhibe un rango de cobertura lineal de 14m, 90% del alcance propuesto, esto se debe a pérdidas por acople de impedancia en -2.14dBm y cercanía de la radio base a 0.30Km, lugar donde se realizó las pruebas de inhibición. En cambio, la antena omnidireccional inhibe un rango de cobertura en 9m a la redonda, 60% del alcance propuesto, por la cercanía de la radio base, ancho del haz e horizontal en 360° y baja

ganancia de 3dBi, no se considera otro escenario de prueba ya que el uso de este equipo es prohibido en espacios públicos.

En la interpretación de resultados en base a columnas agrupadas figura 30 y 31 destaca la eficiencia de tiempo del prototipo al inhibir la señal downlink con una antena direccional en 24.36% a 1m y 31.50% a 5m sobre la antena omnidireccional en los tres terminales SMA puestos prueba, determinando una superioridad de la antena tipo panel sobre la antena multidireccional, estos resultados de calidad de inhibición están basadas en un tiempo de respuesta promedio de 1 min.

RECOMENDACIONES

En lo que respecta a escalabilidad del proyecto, se puede aprovechar el uso de los tres módulos PWM restantes a diferentes frecuencias de sintonía, proporcionado por el dsPIC30F4013, con el propósito de cubrir diferentes bandas de frecuencia LTE 4/G de 700, 1700 y 2100MHz (AWS) concesionadas en el Ecuador, en conjunto con un VCO y amplificador de potencia a dichas frecuencias, se obtiene un prototipo que logre cubrir el espectro radio eléctrico a todas las operadoras de servicio móvil avanzado.

En la etapa de barrido de la señal, el VCO idóneo para dispositivos de frecuencia específicas es CVCO55BE, 50% más eficiente que el JTOS2000+ ocupado en el prototipo, ya que este último trabaja en un rango 1350-2000MHz inutilizando buena parte de su funcionamiento, tal es el caso contrario que el VCO CVCO55BE, trabaja a una frecuencia específica de 1750-2150MHz, obteniendo una mejor señal senoidal a la salida. No le logro importar dicho VCO por excesivo tiempo de fabricación.

Se puede mejorar el rango de cobertura diseñando configuraciones de antena Microstrip específicas, para la frecuencia de operación del equipo en 1930-1965MHz a 10dBi aproximados de ganancia.

Una vez realizadas las pruebas de funcionamiento, se puede aumentar la eficiencia del prototipo usando un disipador de calor en la etapa de amplificación PF04110B, con pasta térmica adherida al módulo o disipador de calor metálico conectado directamente al chasis.

REFERENCIAS

- 3GPP. (2008, 12). *The Mobile Broadband Standard*. Retrieved 12 27, 2015, from LTE: <http://www.3gpp.org/technologies/keywords-acronyms/98-lte>
- Aalborg University. (2004, 01). *OFDM Based WLAN Systems*. Retrieved 12 18, 2015, from EPS and PDN: <http://kom.aau.dk/%7Eff/documents/TR041002.pdf>
- Alexadra, L. N. (2015, 10). *Repositorio Dgital UTA Universiad Técnica de Ambato*. Retrieved 11 25, 2015, from http://repositorio.uta.edu.ec/jspui/bitstream/123456789/15106/1/Tesis_t1069ec.pdf
- Analuisa, J. (2014, 07 01). *Universidad Técnica de Ambato*. Retrieved 10 22, 2015, from Diseño de una red 4G en Redes Mobiles: <http://webcache.googleusercontent.com/search?q=cache:xOIs78r4sHAJ:repo.uta.edu.ec/handle/123456789/7796+&cd=1&hl=es-419&ct=clnk>
- ARCOTEL. (2014, 06). *Resoluciones EX-SENATEL-ARCOTEL*. Retrieved 11 28, 2015, from <http://www.arcotel.gob.ec/resoluciones/>
- ARCOTEL. (2016, 02). *Plan nacional de frecuencias*. Retrieved 02 27, 2016, from <http://www.arcotel.gob.ec/consulta-plan-nacional-de-frecuencias/>
- ARCOTEL. (n.d.). *Agencia de Regulación y Control de las Telecomunicaciones*. Retrieved 06 08, 2016, from <http://www.arcotel.gob.ec/senal-movil-ecuador/>
- Arizona State University, USA. (2012, 02). *Arizona State University, USA*. Retrieved 11 16, 2015, from ICIC: <http://www.citi.sinica.edu.tw/~rchang/research.htm>
- Atmel. (2014, 01). *Microcontrollers*. Retrieved 12 14, 2015, from <http://www.atmel.com/products/microcontrollers/default.aspx>
- Code Optimizing C Compilers. (2014, 05). *Advantages of the CCS C Compiler*. Retrieved 11 16, 2015, from <http://www.ccsinfo.com/content.php?page=compilers>
- Comunidad Electronicos. (n.d.). *Comunidad de los especialistas en reparaciones electrónicas*. Retrieved 06 06, 2016, from <http://www.comunidadelectronicos.com/>
- Comunidad Electronicos foros. (n.d.). Retrieved 06 06, 2016, from <http://www.comunidadelectronicos.com/foro.htm>
- Crystek Microwave. (2013, 05). *Voltage Controlled Oscillator-VCO*. Retrieved 02 18, 2016, from

<http://www.crystek.com/microwave/admin/webapps/welcome/files/vco/CVC055BE-1750-2150.pdf>.

EL TIEMPO. (2015, 02). *4G ya esta disponible en las operadoras a nivel nacional*. Retrieved 11 15, 2015, from <http://www.eltiempo.com.ec/noticias-cuenca/157873-4g-lte-ya-esta-disponible-en-las-operadoras-a-nivel-nacional/>

EL UNIVERSO. (2015, 02). *Con mas espacios en las bandas para 4G*. Retrieved 11 23, 2015, from <http://www.eluniverso.com/noticias/2015/02/26/nota/4592656/mas-espacios-bandas-4g>

Electronica básica. (2013). *Teoria del 555*. Retrieved 06 16, 2016, from <http://www.uv.es/marinjl/electro/555.htm>

Electrónica Estudio. (2013, 10). *Ingenieria Electronica y Proyectos PICmicro*. Retrieved 10 14, 2015, from <http://www.electronicaestudio.com/microcontrolador.htm>

Giunta, C. M. (2014, 04). *Le Evolucion de las Telecomunicaciones*. *RNDS*, 5. Retrieved 10 28, 2015

Hitachi. (1997). *MOS FET Power Amplifier Module*. Retrieved 02 13, 2016, from http://pdf.datasheetcatalog.com/datasheets/37/39652_DS.pdf.

Huang, H.-W. (n.d.). *PIC Microcontroller: An Introduction to Software and Hardware*. In H.-W. Huang. Retrieved 06 06, 2016, from https://books.google.es/books?hl=es&lr=&id=CB9GaAU1dwsC&oi=fnd&pg=PR21&dq=microcontrollers+PIC+vs+AVR&ots=HhgaA0wB4e&sig=oxSY-XB0-X449hTf4_bLL3lfjQg#v=onepage&q=microcontrollers%20PIC%20vs%20AVR&f=false

Interconmutel de Puebla. (n.d.). *Antena sectorial para celular en 1900MHz*. Retrieved 06 08, 2016, from www.interconmutel.com.mx/antena-sectorial-para-celular-en-1900-mhz

Introducción al Lenguaje C. (2012, 03). *Wayback Machine*. Retrieved 12 16, 2015, from http://web.archive.org/web/20140129124858/http://sopa.dis.ulpgc.es/so/cpp/intro_c/

Labcenter Electronics. (2014, 02). *VSM PRoteus*. Retrieved 11 21, 2015, from http://www.labcenter.com/products/vsm/vsm_overview.cfm

ladyada.net. (2012, 04 227). *PIC vs. AVR*. Retrieved 11 25, 2015, from <http://www.ladyada.net/library/picvsavr.html>

- Mahrmud, N. (2014). *Vulnerabilities of LTE and LTEAdvanced Communication White Paper*. Retrieved 06 10, 2016, from https://www.rohde-schwarz.com/us/applications/vulnerabilities-of-lte-and-lteadvanced-communication-white-paper-application-note_56280-71044.html
- MathWorks. (2016). *LTE System Toolbox*. Retrieved 06 10, 2016, from <http://www.mathworks.com/products/lte-system/?requestedDomain=www.mathworks.com>
- Microchip. (2013, 06). *PICkit™ 2 Debug Express*. Retrieved 12 14, 2015, from <http://www.microchip.com/Developmenttools/ProductDetails.aspx?PartNO=DV164121>
- Microchip Technology Inc. (2003, 01). *microchip.com*. Retrieved 02 13, 2016, from <ww1.microchip.com/downloads/en/DeviceDoc/39616d.pdf>
- Microchip Technology Inc. (2004, 03). *microchip.com*. Retrieved 02 15, 2016, from <ww1.microchip.com/downloads/en/devicedoc/70138c.pdf>
- Microchip Technology Inc. (2009, 03). *microchip.com*. Retrieved 02 18, 2016, from <ww1.microchip.com/downloads/en/devicedoc/39632c.pdf>
- MikroElektronika. (2013, 04). *Microcontroladores PIC*. Retrieved 12 14, 2015, from <http://www.mikroe.com/chapters/view/79/capitulo-1-el-mundo-de-los-microcontroladores/#c1v4>
- Mini-Circuits. (2013, 02). *Voltage Controlled Oscillator*. Retrieved 02 03, 2016, from <www.minicircuits.com/pdfs/JTOS-2000.pdf>
- Modelos de propagación en interiores. (2015, 03). *Radio propagacion indoor*. Retrieved 02 12, 2016, from <http://bibing.us.es/proyectos/abreproy/11761/fichero/Volumen2%252F11-Cap%EDtulo6+--+Modelos+de+propagaci%F3n+en+interiores.pdf>
- Morales, A. H. (2002, 06). *Osciladores controlados por tensión (VCO)*. Retrieved 01 15, 2016, from <http://sam.atlantes.org/vco.html>
- Movistar 4G. (2016, 01). *Cobertura Nacional*. Retrieved 02 10, 2016, from <https://www.movistar.com.ec/productos-y-servicios/cobertura>
- Multisim Ni. (2014, 03). *National Instruments*. Retrieved 12 05, 2015, from <http://www.ni.com/multisim/whatis/esa/>
- Network Expertise. (2015, 02). *Network Expertise*. Retrieved 02 15, 2016, from <http://www.networkexpertise.com/en/antennas/ant8>
- Network Expertise. (2015, 02). *Network Expertise*. Retrieved 02 16, 2016, from <http://www.networkexpertise.com/en/antennas/ant3>

- Omar Alcántara, J. G. (2014). *Bloqueador de Telefonía Celular empleando la técnica PWM*. Retrieved 06 10, 2016, from <http://itzamna.bnct.ipn.mx/dspace/bitstream/123456789/14808/1/Bloqueador%20de%20telefonía%20celular%20empleando%20la%20técnica%20PWM.pdf>
- PCB, C. I. (2010, 04). *Informacion tecnica FR-4*. Retrieved 02 23, 2016, from <http://www.eliaspcb.com/contenido/infotecnica.htm>
- Radio-Electronics. (2013, 02). *LTE Frequency Bands & Spectrum Allocations*. Retrieved 12 02, 2015, from LTE (FDD and TDD): <http://www.radio-electronics.com/info/cellulartelecomms/lte-long-term-evolution/lte-frequency-spectrum.php>
- Revista informatica. (2013, 07). *Lenguaje de programación BASIC*. Retrieved 11 17, 2015, from <http://www.larevistainformatica.com/BASIC.htm>
- RFMD. (2002, 04). *Power Amplifier*. Retrieved 02 14, 2016, from http://www.rfmd.com/store/downloads/dl/file/id/27742/rfpa3809_data_sheet.pdf.
- SUPERTEL. (2011). *Cobertura y Calidad de Servicios*. ARCOTEL, CONATEL, QUITO. Retrieved 09 22, 2015
- SUPERTEL. (2013, 08). *Inhibidores de señal celular*. Retrieved 10 02, 2015, from <http://controlenlinea.arcotel.gob.ec/wps/portal/informacion/informaciontecnica/homologaciones/>
- Universidad de Sevilla. (2013, 12 02). *Redes de Area Local Inalambrica*. Retrieved 11 22, 2015, from Tecnología MIMO: <http://bibing.us.es/proyectos/abreproy/11579/fichero/g.+Cap%EDtulo+3+-+Tecnolog%EDA+MIMO.pdf>
- Universidad Nacional Abierta y a Distancia. (2014, 12 01). *UNAD*. Retrieved 12 05, 2015, from Generaciones de las Comunicaciones Móviles: http://datateca.unad.edu.co/contenidos/201493/CONTENIDO%20DIDACTICO%20EXE1/capitulo_6_generaciones_de_las_telecomunicaciones_moviles.html
- University of Colorado Boulder. (2012, 12 01). *Electrical, Computer & Energy Engineering*. Retrieved 11 24, 2015, from 3GPP LTE - Evolved UTRA - Radio Interface Concepts: <http://ecee.colorado.edu/~ecen4242/LTE/radio.htm>
- University, Stanford. (2009, 10). *Comparison of Single-Carrier FDMA vs. OFDMA as 3GPP*. Retrieved 10 22, 2015, from Long-Term Evolution Uplink: <http://web.stanford.edu/~nsoltani/ee359project/project.pdf>.

- Voors, A. (2014). *Software de Simulacion para Antenas 4nec2*. Retrieved 06 10, 2016, from <http://www.qsl.net/4nec2/>
- web & graphic development. (n.d.). *Online Encuesta*. Retrieved 09 27, 2015, from <https://www.onlineencuesta.com/>
- Wilmer Lema, D. S. (2012, 06). *Repositorio Digital-UPS Universidad Politécnica Salesiana*. Retrieved 06 07, 2016, from dspace.ups.edu.ec/bitstream/123456789/3559/1/UPS-ST000814.pdf
- Yusta, H. L. (2011, 06). *Estudio y realización de un generador de interferencia para telefonía móvil celular*. Retrieved 12 03, 2015, from <http://upcommons.upc.edu/handle/2099.1/17552>


ANEXOS

Anexo 1. Código de programación del microprocesador dsPIC30F4013

```
unsigned int current_duty, old_duty, current_duty1, old_duty1;
unsigned int pwm_period1, pwm_period2;
void InitMain() {
    ADPCFG = 0xFFFF;           // Configure AN pins as digital I/O
    TRISB = 0xFFFF;           // configure PORTB pins as input
    PORTD = 0;                 // set PORTD to 0
    TRISD = 0;                 // designate PORTD pins as output
}
void main() {
    InitMain();
    current_duty = 16;         // initial value for current_duty
    current_duty1 = 16;        // initial value for current_duty1
    pwm_period1 = PWM_Init(2160000, 1, 1, 2);
    pwm_period2 = PWM_Init(2340000, 2, 1, 3);
    PWM_Start(1);
    PWM_Start(2);
    PWM_Set_Duty(current_duty, 1); // Set current duty for PWM1
    PWM_Set_Duty(current_duty1, 2); // Set current duty for PWM2
    while (1) {                // endless loop
        if (RB0_bit) {         // button on RB0 pressed
            current_duty++;
            delay_us(10);      // increment current_duty
            if (current_duty > pwm_period1) { // if we increase current_duty
                current_duty=0; // reset current_duty value to zero
            }
            PWM_Set_Duty(current_duty, 1); // set newly acquired duty ratio
        }
        if (RB2_bit) {         // button on RB2 pressed
            current_duty1++;
            delay_us(10);      // increment current_duty1
            if (current_duty1 > pwm_period2) { // if we increase current_duty1
                current_duty1 = 0; // reset current_duty1 value to zero
            }
            PWM_Set_Duty(current_duty1, 2); // set newly acquired duty ratio
        }
    }
}
```

Anexo 2. Diagrama general del prototipo

PROTOTIPO DE INHIBICIÓN CELULAR EN LA BANDA DE 1900 MHz





dsPIC30F3014/4013

dsPIC30F3014/4013 High-Performance Digital Signal Controllers

Note: This data sheet summarizes features of this group of dsPIC30F devices and is not intended to be a complete reference source. For more information on the CPU, peripherals, register descriptions and general device functionality, refer to the *dsPIC30F Family Reference Manual* (DS70046). For more information on the device instruction set and programming, refer to the *dsPIC30F Programmer's Reference Manual* (DS70030).

High-Performance Modified RISC CPU:

- Modified Harvard architecture
- C compiler optimized instruction set architecture
- Flexible addressing modes
- 84 base instructions
- 24-bit wide instructions, 16-bit wide data path
- Up to 48 Kbytes on-chip Flash program space
- 2 Kbytes of on-chip data RAM
- 1 Kbyte of non-volatile data EEPROM
- 16 x 16-bit working register array
- Up to 30 MIPS operation:
 - DC to 40 MHz external clock input
 - 4 MHz-10 MHz oscillator input with PLL active (4x, 8x, 16x)
- Up to 33 interrupt sources:
 - 8 user selectable priority levels
 - 3 external interrupt sources
 - 4 processor traps

DSP Features:

- Dual data fetch
- Modulo and Bit-reversed modes
- Two 40-bit wide accumulators with optional saturation logic
- 17-bit x 17-bit single cycle hardware fractional/integer multiplier
- All DSP instructions are single cycle
 - Multiply-Accumulate (MAC) operation
- Single cycle ± 16 shift

Peripheral Features:

- High current sink/source I/O pins: 25 mA/25 mA
- Up to five 16-bit timers/counters; optionally pair up 16-bit timers into 32-bit timer modules
- Up to four 16-bit Capture input functions
- Up to four 16-bit Compare/PWM output functions
- Data Converter Interface (DCI) supports common audio Codec protocols, including I²S and AC'97
- 3-wire SPI™ module (supports 4 Frame modes)
- I²C™ module supports Multi-Master/Slave mode and 7-bit/10-bit addressing
- Up to two addressable UART modules with FIFO buffers
- CAN bus module compliant with CAN 2.0B standard

Analog Features:

- 12-bit Analog-to-Digital Converter (A/D) with:
 - 100 Ksps conversion rate
 - Up to 13 input channels
 - Conversion available during Sleep and Idle
- Programmable Low Voltage Detection (PLVD)
- Programmable Brown-out Detection and Reset generation

Special Microcontroller Features:

- Enhanced Flash program memory:
 - 10,000 erase/write cycle (min.) for industrial temperature range, 100K (typical)
- Data EEPROM memory:
 - 100,000 erase/write cycle (min.) for industrial temperature range, 1M (typical)
- Self-reprogrammable under software control
- Power-on Reset (POR), Power-up Timer (PWRT) and Oscillator Start-up Timer (OST)
- Flexible Watchdog Timer (WDT) with on-chip low power RC oscillator for reliable operation
- Fail-Safe Clock Monitor operation:
 - Detects clock failure and switches to on-chip low power RC oscillator

NON-CATALOG

Surface Mount Voltage Controlled Oscillator JTOS-2000

Linear Tuning 1370 to 2000 MHz

Features

- wide frequency range, 1370 to 2000 MHz typ.
- linear tuning characteristics
- low phase noise, -140 dBc/Hz at 1 MHz offset
- aqueous washable
- protected by US patent 6,549,084

Applications

- instrumentation
- PCS/DCS
- communication systems



CASE STYLE: BK377
PRICE: Contact Sales Dept.

+RoHS Compliant
The +Suffix identifies RoHS Compliance. See our web site for RoHS Compliance methodologies and qualifications

Electrical Specifications

FREQUENCY (MHz)	POWER OUTPUT (dBm)		TUNING VOLTAGE (V)		PHASE NOISE (dBc/Hz)				PULLING pk-pk @ 12 dBc (MHz)	PUSHING (MHz/V)	TUNING SENSITIVITY (MHz/V)	HARMONICS (dBc)		3 dB MODULATION BANDWIDTH (MHz)	DC OPERATING POWER	
	Min.	Max.	Typ.	Min.	Max.	1 kHz	10 kHz	100 kHz				1 MHz	Typ.		Typ.	Typ.
1370	2000	+12.0	1.0	2.2	-70	-100	-120	-140	10	2	40-65	-18	-8	9	8	30

Pin Connections


RF OUT	13
VCC	2
V-TUNE	5
GROUND	1,3,4,6,7,8,9,10,11,12,14

Maximum Ratings


Operating Temperature	-55°C to 85°C
Storage Temperature	-55°C to 100°C
Absolute Max. Supply Voltage (Vcc)	+10V
Absolute Max. Tuning Voltage (Vtune)	+25V

all specifications: 50 ohm system
Permanent damage may occur if any of these limits are exceeded.

Outline Drawing



*Demo Board MCL P/N: TB-04
Suggested PCB Layout (PL-005)*



- NOTES: 1. TRACE WIDTH IS SHOWN FOR ROGERS RO4350B WITH DIELECTRIC THICKNESS .030" ± .002"; COPPER: 1/2 OZ, EACH SIDE. FOR OTHER MATERIALS TRACE WIDTH MAY NEED TO BE MODIFIED.
2. BOTTOM SIDE OF THE PCB IS CONTINUOUS GROUND PLANE.
- DENOTES PCB COPPER LAYOUT WITH SMOBC (SOLDER MASK OVER BARE COPPER)
 - DENOTES COPPER LAND PATTERN FREE OF SOLDER MASK

Outline Dimensions (inch/mm)

A	B	C	D	E	F	G	H	J	K	L	wt
.505	.800	--	.100	.250	.100	.100	.047	.065	.065	.525	grams
12.83	20.32	--	2.54	6.35	2.54	2.54	1.19	1.65	1.65	13.34	3.0

Notes

- A. Performance and quality attributes and conditions not expressly stated in this specification document are intended to be excluded and do not form a part of this specification document.
- B. Electrical specifications and performance data contained in this specification document are based on Mini-Circuits' applicable established test performance criteria and measurement instructions.
- C. The parts covered by this specification document are subject to Mini-Circuits' standard limited warranty and terms and conditions collectively, "Standard Terms"; Purchasers of this part are entitled to the rights and benefits contained therein. For a full statement of the Standard Terms and the exclusive rights and remedies thereunder, please visit Mini-Circuits' website at www.minicircuits.com/MCLStore/terms.jsp



www.minicircuits.com P.O. Box 350166, Brooklyn, NY 11235-0003 (718) 934-4500 sales@minicircuits.com

REV. D
M149087
JTOS-2000
ED-5348
MM/TD/CP
141126
Page 1 of 2

PF0414B

MOS FET Power Amplifier Module
for DCS 1800 Handy Phone

HITACHI

ADE-208-432C (Z)
4th Edition
December 1997


Application

For DCS 1800 class1 1710 to 1785 MHz.

Features

- 3stage amplifier : 0 dBm input
- Lead less thin & small package : 2 mm Max & 0.2cc
- High efficiency : 40% Typ at 32.5 dBm
- Wide gain control range : 70 dB Typ
- Low voltage operation : 3.5 V

Pin Arrangement



Absolute Maximum Ratings (T_c = 25°C)

Item	Symbol	Rating	Unit
Supply voltage	V _{DD}	8	V
Supply current	I _{DD}	2	A
V _{APC} voltage	V _{APC}	4	V
Input power	P _{in}	10	mW
Operating case temperature	T _c (op)	-30 to +100	°C
Storage temperature	T _{stg}	-30 to +100	°C
Output power	P _{out}	3	W



Anexo 7. Lista de precios para la implementación del prototipo

LISTA DE PRECIOS DE MATERIALES UTILIZADOS				
ITEM	DESCRIPCIÓN	PRECIO UNITARIO	CANTIDAD	TOTAL, ITEM
1	Antena omnidireccional 9dBi	18,5	1	18,5
2	AT-110	12,5	1	12,5
3	Capacitor cerámico	0,15	6	0,9
4	Capacitor de montaje superficial	0,2	5	1
5	Capacitor electrolítico	0,25	4	1
6	Case del prototipo	15	1	15
7	Conector 3 terminales	0,25	2	0,5
8	Conector 5 terminales	2,5	2	5
9	Conector RP-SMA	4,5	1	4,5
10	Diodo led	0,1	3	0,3
11	Diodo shottky 1N5711W	0,75	1	0,75
12	DsPIC 30F4013	22	1	22
13	Fuente de alimentación externa 12V 5A	35	1	35
14	Jack Hembra Si12	0,75	2	1,5
15	Jack Macho 3,1x6,3x10mm	1,25	1	1,25
16	Amplificador PF04110B	23,5	1	23,5
17	Placa de diseño FR-4	4,5	1	4,5
18	Potenciómetro de eje circular	1,25	1	1,25
19	Potenciómetro de precisión	1,5	1	1,5
20	Pulsador reset 2 terminales	0,2	3	0,6
21	Pulsador tipo botón	0,3	3	0,9
22	Regulador LM7805	1,5	1	1,5
23	Regulador LM7808	1,5	1	1,5
24	Resistencia 1/4W	0,1	5	0,5
25	Resistencia de montaje superficial	0,1	2	0,2
26	Switch master On/Off	0,5	1	0,5
27	VCO JTOS-2000+	25	1	25
			Suman	181,15
			12% IVA	21,738
			Total, USD	202,888

LISTA DE PRECIOS DE IMPORTACION DE COMPONENTES ELECTRÓNICOS					
ITEM	DESCRIPCIÓN I	COURIER	SALVAGUARDIAS 5%	IMPUESTO ADUANAS	TOTAL, ITEM
1	AT-110	15,3	0,765	1,53	17,595
2	Amplificador PF04110B	26,9	1,345	2,69	30,935
3	VCO JTOS-2000+	32,5	1,625	3,25	37,375
				Suman	85,905
				12% IVA	10,3086
				Total, USD	96,2136

Anexo 8. Encuesta física para el estudio de factibilidad técnico del prototipo de inhibición celular

Estudio de factibilidad técnico para la construcción de un prototipo de un inhibición celular

A continuación encontrará una matriz de evaluación en base a una puntuación mínima de 1 y máxima de 10 sobre los diferentes elementos para la construcción de un inhibidor de señal celular

Elementos para la encuesta

- *MICROCONTROLADORES PIC Y AVR
- *OSCILADORES CONTROLADOS POR VOLTAJE VCO
- *MODULOS AMPLIFICADORES CELULARES
- *LENGUAJE DE PROGRAMACION
- *COMPILADOR
- *SIMULADOR

Matriz de Evaluación para PIC

En base a sus conocimientos, otorgar una puntuación sobre un maximo de 10 sobre el desempeño de un microcontrolador PIC

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Herramientas de desarrollo	<input type="radio"/>									
Documentación	<input type="radio"/>									
Proveedores	<input type="radio"/>									
Costo	<input type="radio"/>									

Matriz de evaluación para un AVR

En base a sus conocimientos, otorgar una puntuación sobre un maximo de 10 sobre el desempeño de un microcontrolador AVR

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Herramientas de desarrollo	<input type="radio"/>									
Documentación	<input type="radio"/>									
Proveedores	<input type="radio"/>									
Costos	<input type="radio"/>									

A continuación se dará a conocer criterios y características para un microcontrolador PIC de la fabrica Microchip

Matriz de evaluación para un Microcontrolador de la familia PIC 18F2431

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño del microcontrolador

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Herramientas de desarrollo	<input type="radio"/>									
Documentación	<input type="radio"/>									
Proveedores	<input type="radio"/>									
Costo	<input type="radio"/>									

Matriz de evaluación para un Microcontrolador de la familia PIC 18F4550

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño del microcontrolador

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Herramientas de desarrollo	<input type="radio"/>									
Documentación	<input type="radio"/>									
Proveedores	<input type="radio"/>									
Costo	<input type="radio"/>									

Matriz de evaluación para un Microcontrolador de la familia dsPIC 30F4013

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño del microcontrolador DSP

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Herramientas de desarrollo	<input type="radio"/>									
Documentación	<input type="radio"/>									
Proveedores	<input type="radio"/>									
Costo	<input type="radio"/>									

Matriz de evaluación para un oscilador controlado por voltaje VCO JTOS2000+

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño del VCO

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Documentación	<input type="radio"/>									
Proveedores	<input type="radio"/>									
Costos	<input type="radio"/>									

Matriz de evaluación para un oscilador controlado por voltaje VCO CVCO55BE-1750-2150

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño del VCO

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Documentación	<input type="radio"/>									
Proveedores	<input type="radio"/>									
Costos	<input type="radio"/>									

Matriz de evaluación para un módulo amplificador celular RF-PA3809

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño del módulo amplificador celular

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Documentación	<input type="radio"/>									
Proveedores	<input type="radio"/>									
Costos	<input type="radio"/>									

Matriz de evaluación para un módulo amplificador celular PF04110B

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño del módulo amplificador celular

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Documentación	<input type="radio"/>									
Proveedores	<input type="radio"/>									
Costos	<input type="radio"/>									

Matriz de evaluación para el lenguaje de programación Basic

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño en dicho lenguaje de programación

	1	2	3	4	5	6	7	8	9	10
Portabilidad	<input type="radio"/>									
Nivel de lenguaje	<input type="radio"/>									
Herramientas de desarrollo	<input type="radio"/>									
Interfaz de usuario	<input type="radio"/>									
Costo de licencia	<input type="radio"/>									

Matriz de evaluación para el lenguaje de programación C

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño en dicho lenguaje de programación

	1	2	3	4	5	6	7	8	9	10
Portabilidad	<input type="radio"/>									
Nivel de lenguaje	<input type="radio"/>									
Herramientas de desarrollo	<input type="radio"/>									
Interfaz de usuario	<input type="radio"/>									
Costo de licencia	<input type="radio"/>									

Matriz de evaluación para el compilador PICKit

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño y rendimiento del compilador mencionado

	1	2	3	4	5	6	7	8	9	10
Herramientas de desarrollo	<input type="radio"/>									
Interfaz de usuario	<input type="radio"/>									
Costo de adquisición	<input type="radio"/>									

Matriz de evaluación para el compilador PICbasic PRO

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño y rendimiento del compilador mencionado

	1	2	3	4	5	6	7	8	9	10
Herramientas de desarrollo	<input type="radio"/>									
Interfaz de usuario	<input type="radio"/>									
Costo de adquisición	<input type="radio"/>									

Matriz de evaluación para el simulador de circuito Multisim 12

En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño y rendimiento del simulador mencionado

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Herramientas de desarrollo	<input type="radio"/>									
Actualización de componentes	<input type="radio"/>									
Interfaz de usuario	<input type="radio"/>									
costo de licencia	<input type="radio"/>									

Matriz de evaluación para el simulador de circuito Proteus 8


En base a sus conocimientos, otorgar una puntuación sobre un máximo de 10 sobre el desempeño y rendimiento del simulador mencionado

	1	2	3	4	5	6	7	8	9	10
Características técnicas	<input type="radio"/>									
Herramientas de desarrollo	<input type="radio"/>									
Actualización de componentes	<input type="radio"/>									
Interfaz de usuario	<input type="radio"/>									
costo de licencia	<input type="radio"/>									


Anexo 9. Resultados de la encuesta física y online en base a gráficos de barras para el estudio de factibilidad técnico del prototipo de inhibición celular.




4- Matriz de evaluación módulos amplificadores de señal RF-PA3809 y PF04110B




5- Matriz de evaluación lenguajes de programación Basic y C



6- Matriz de evaluación compiladores PICkit y PIC Basic PRO



7- Matriz de evaluación simuladores Multisim 12 y Proteus 8



Anexo 10. Resultados de la evaluación en base a puntuaciones para el microcontrolador.

Microcontrolador PIC

A continuación, se visualiza el resultado de la evaluación objetiva general del microcontrolador PIC mediante la encuesta física y virtual, de manera que determine un indicador puntual del mismo, a fin de escoger el indicado.

Matriz de evaluación para el PIC

Solución	Puntos de Evaluación	Puntuación /10
PIC	Características técnicas	7
	Herramientas de desarrollo	8
	Documentación	9
	Proveedores	8
	Costos	8

Nota: Los 5 indicadores de evaluación para determinar niveles de calidad se toman en referencia del estudio comparativo PIC (Microchip) vs AVR (Atmel) sobre las características más sobresalientes entre fabricantes. (ladyada.net, 2012)

Elaborado por: Luis Palacios

Microcontrolador AVR

Seguidamente se visualiza los resultados de la encuesta para el microcontrolador AVR, con fin de comparar características puntuales entre diferentes arquitecturas.

Matriz de evaluación para un AVR

Solución	Puntos de Evaluación	Puntuación /10
AVR	Características técnicas	9
	Herramientas de desarrollo	8
	Documentación	5
	Proveedores	6
	Costos	6

Nota: Los 5 indicadores de evaluación para determinar niveles de calidad se toman en referencia del estudio comparativo PIC (Microchip) vs AVR (Atmel) sobre las características más sobresalientes. (ladyada.net, 2012)

Elaborado por: Luis Palacios

Anexo 11. Resultados de la evaluación en base a puntuaciones para los diferentes PIC's

Microcontrolador 18F2431.

En la siguiente tabla, se muestran los factores de evaluación objetiva, para el microcontrolador 18F2431, que exponen las características de desempeño del dispositivo.

Matriz de evaluación para el PIC 18F2431

Solución	Puntos de Evaluación	Puntuación /10
PIC18F2431	Características técnicas	8
	Herramientas de desarrollo	7
	Documentación	6
	Proveedores	3
	Costos	7

Nota: Los 5 puntos de evaluación para determinar niveles de calidad, se toman en referencia del estudio comparativo PIC (Microchip) vs AVR (Atmel) sobre las características más sobresalientes. (ladyada.net, 2012). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

Microcontrolador 18F4550.

En la siguiente tabla, se muestran los factores de evaluación objetiva, para el microcontrolador 18F4550, que exponen las características de desempeño del dispositivo.

Matriz de evaluación para el PIC 18f4550

Solución	Puntos de Evaluación	Puntuación /10
PIC18F4550	Características técnicas	6
	Herramientas de desarrollo	8
	Documentación	8
	Proveedores	9
	Costos	6

Nota: Los 5 puntos de evaluación para determinar niveles de calidad, se toman en referencia del estudio comparativo PIC (Microchip) vs AVR (Atmel) sobre las características más sobresalientes. (ladyada.net, 2012). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

Microcontrolador dsPIC30F4013.

Consecuentemente en la siguiente tabla, se muestran los factores de evaluación objetiva, para el microcontrolador de la familia dsPIC30F4013, que exponen las características de desempeño del dispositivo.

Matriz de evaluación para el dsPIC30F4013

Solución	Puntos de Evaluación	Puntuación /10
dsPIC30F4013	Características técnicas	8
	Herramientas de desarrollo	7
	Documentación	8
	Proveedores	9
	Costos	7

Nota: Los 5 puntos de evaluación para determinar niveles de calidad, se toman en referencia del estudio comparativo PIC (Microchip) vs AVR (Atmel) sobre las características más sobresalientes. (ladyada.net, 2012). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

Anexo 12. Resultados de la evaluación en base a puntuaciones para los diferentes VCO's

VCO JTOS-2000+

En la siguiente tabla, se muestran los factores de evaluación objetiva, para el VCO JTOS-2000+ del constructor Mini Circuits, que exponen las características de desempeño del integrado.

Matriz de evaluación para el JTOS 2000+

Solución	Puntos de Evaluación	Puntuación /10
JTOS 2000+	Características técnicas	7
	Documentación	8
	Proveedores	4
	Costos	7

Nota: Los 4 puntos de evaluación para determinar niveles de calidad, se toman en referencia la investigación de sistemas de interferencia capítulo 4. (Alexadra, 2015). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

VCO CVCO55BE-1750-2150

En la siguiente tabla, se muestran los factores de evaluación objetiva, para el VCO CVCO55BE-1750-2150 del constructor Crystek Microwave.

Matriz de evaluación para el VCO CVCO55BE-1750-2150

Solución	Puntos de Evaluación	Puntuación /10
VCO CVCO55BE-1750-2150	Características técnicas	9
	Documentación	4
	Proveedores	2
	Costos	8

Nota: Los 4 puntos de evaluación para determinar niveles de calidad, se toman en referencia la investigación de sistemas de interferencia capítulo 4. (Alexadra, 2015). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Realizado por: Luis Palacios

Anexo 13. Resultados de la evaluación en base a puntuaciones para los diferentes amplificadores.

Amplificador lineal RF-PA3809

En la siguiente tabla, se muestran los factores de evaluación objetiva, para el amplificador lineal RF-PA3809 del fabricante RFMD, que exponen las características de desempeño del dispositivo.

Matriz de evaluación para el RF-PA3809

Solución	Puntos de Evaluación	Puntuación /10
RF-PA3809	Características técnicas	9
	Documentación	5
	Proveedores	3
	Costos	6

Nota: Los 4 puntos de evaluación para determinar niveles de calidad, se toman en referencia la investigación de sistemas de interferencia capítulo 4. (Alexadra, 2015). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

Amplificador lineal PF04110B

Seguidamente en la tabla, se muestran los factores de evaluación objetiva, para el amplificador lineal PF04110B de fabricante japonés Hitachi.

Matriz de evaluación para el PF04110B

Solución	Puntos de Evaluación	Puntuación /10
PF04110B	Características técnicas	7
	Documentación	5
	Proveedores	5
	Costos	7

Nota: Los 4 puntos de evaluación para determinar niveles de calidad, se toman en referencia la investigación de sistemas de interferencia capítulo 4. (Alexadra, 2015). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

Anexo 14. Resultados de la evaluación en base a puntuaciones para los diferentes lenguajes de programación.

Basic

En la siguiente tabla, se muestran los factores de evaluación objetiva, para el lenguaje de programación Basic, que exponen las características y desempeño.

Matriz de evaluación para el lenguaje Basic

Solución	Puntos de Evaluación	Puntuación /10
BASIC	Portabilidad	7
	Nivel de Lenguaje	9
	Herramientas de desarrollo	8
	Interfaz de Usuario	9
	Costo de Licencia	7

Nota: Los 5 puntos de evaluación para determinar niveles de calidad, se toman en referencia del estudio comparativo Basic vs C sobre las características más sobresalientes. (Wilmer Lema, 2012). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

C

Seguidamente en la tabla, se muestran los factores de evaluación objetiva, para el lenguaje de programación C, que exponen las características y desempeño.

Matriz de evaluación para el lenguaje C

Solución	Puntos de Evaluación	Puntuación /10
C	Portabilidad	9
	Nivel de Lenguaje	7
	Herramientas de desarrollo	9
	Interfaz de Usuario	10
	Costo de Licencia	9

Nota: Los 5 puntos de evaluación para determinar niveles de calidad, se toman en referencia del estudio comparativo Basic vs C sobre las características más sobresalientes. (Wilmer Lema, 2012). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

Anexo 15. Resultados de la evaluación en base a puntuaciones para los diferentes compiladores.

PICkit

En la siguiente tabla, se muestran los factores de evaluación objetiva, para el compilador PICkit, que exponen las características y desempeño del software.

Matriz de evaluación para el compilador PICkit

Solución	Puntos de Evaluación	Puntuación /10
PICkit 2	Herramientas de desarrollo	7
	Interfaz de Usuario	8
	Costo de adquisición	9

Nota: Los 3 puntos de evaluación para determinar niveles de calidad, se toman en referencia del estudio comparativo PIC Basic pro vs PICkit v2 sobre las características más sobresalientes. (Wilmer Lema, 2012). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

PICbasic PRO

A continuación, en la tabla, se muestran los factores de evaluación objetiva, para el compilador PICbasic PRO, que exponen las características y desempeño del software.

Matriz de evaluación para el compilador PICbasic PRO

Solución	Puntos de Evaluación	Puntuación /10
PIC CCS	Herramientas de desarrollo	8
	Interfaz de Usuario	8
	Costo de adquisición	9

Nota: Los 3 puntos de evaluación para determinar niveles de calidad, se toman en referencia del estudio comparativo PIC Basic pro vs PICkit v2 sobre las características más sobresalientes. (Wilmer Lema, 2012). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

Anexo 16. Resultados de la evaluación en base a puntuaciones para los diferentes simuladores.

Multisim 12

En la siguiente tabla, se muestran los factores de evaluación objetiva, para el simulador Multisim 12, con puntuaciones obtenidas de la encuesta física y virtual.

Matriz de evaluación para el simulador Multisim 12

Solución	Puntos de Evaluación	Puntuación /10
MULTISIM 12	Características técnicas	8
	Herramientas de desarrollo	7
	Actualización de componentes	8
	Interfaz de Usuario	8
	Costo de licencia	8

Nota: Los 5 puntos de evaluación para determinar niveles de calidad, se toman en referencia del estudio comparativo de simuladores por computadora. (Wilmer Lema, 2012). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

Proteus 8

Seguidamente, en la tabla, se muestran los factores de evaluación objetiva, para el simulador Proteus 8, con puntuaciones obtenidas de la encuesta física y virtual.

Matriz de evaluación para el simulador Proteus 8

Solución	Puntos de Evaluación	Puntuación /10
PROTEUS 8	Características técnicas	9
	Herramientas de desarrollo	8
	Actualización de componentes	8
	Interfaz de Usuario	7
	Costo de licencia	8

Nota: Los 5 puntos de evaluación para determinar niveles de calidad, se toman en referencia del estudio comparativo de simuladores por computadora. (Wilmer Lema, 2012). La puntuación sobre 10, se deriva de la encuesta realizada en el anexo 9.

Elaborado por: Luis Palacios

Anexo 17. Detalla del diagrama de radiación de la antena omnidireccional.

Niveles de radiación del prototipo, obtenidos con el analizador de espectros portátil SPECTRAN HF-2025E, diagrama realizado en AutoCAD




Figura. Patrón de radiación de la antena omnidireccional en el laboratorio de RF

Elaborado por: Luis Palacios

En la figura, se aprecia el rango de bloqueo que cubre el prototipo a máxima potencia para propagación en interiores, con alcance máximo de 9.40m y cuatro puntos de medición detallados en el plano.

Anexo 18. Detalla del diagrama de radiación de la antena direccional.

Niveles de radiación del prototipo, obtenidos con el analizador de espectros portátil SPECTRAN HF-2025E, diagrama realizado en AutoCAD




Figura. Patrón de radiación de la antena direccional en el laboratorio de RF

En la figura, se parecía el rango de bloqueo que cubre el prototipo a máxima potencia para propagación en interiores, proporcionando un alcance máximo de 14.50m y tres puntos de medición sobre el lóbulo principal, dos de ellos a 3dBm del ángulo máximo de radiación, todas estas mediciones y distancias detallados en el plano.