Diseño e implementación de filtros digitales mediante la tarjeta de desarrollo Spartan 3E de Xilinx para los laboratorios de procesamiento de señales digitales de la carrera de Electrónica de la Universidad Politécnica Salesiana

Título :	Diseño e implementación de filtros digitales mediante la tarjeta de desarrollo Spartan 3E de Xilinx para los laboratorios de procesamiento de señales digitales de la carrera de Electrónica de la Universidad Politécnica Salesiana
Autor :	Castillo Chávez, Jairo Gustavo
Director de Tesis:	Oñate Cadena, Luis Germán
Resumen :	El proyecto de tesis “Diseño e implementación de Filtros digitales FIR e IIR a través de la tarjeta de desarrollo Spartan 3E de Xilinx, para los Laboratorios De La Carrera De Ingeniería Electrónica De La Universidad Politécnica Salesiana” es un proyecto de investigación cuyo objetivo central es utilizar las capacidades del software de la FPGA Spartan 3E en el desarrollo de filtros digitales, para lograr implementar prácticas que puedan estar a disposición de los estudiantes y docentes en los Laboratorios de Ingeniería Electrónica de la Universidad Politécnica Salesiana, con las cuales los estudiantes puedan obtener un mejor entendimiento acerca del manejo de Filtros FIR e IIR, esto será un gran aporte permitiendo reforzar los conocimientos teóricos que se reciben en el curso referente al Procesamiento de Señales Digitales (DSP), y así permitir a los estudiantes una mejor comprensión del tema para que sean capaces de implementar este tipo de filtros de una manera práctica, este proyecto al estar implementado en la Spartan 3E brinda la posibilidad de tener mejoras con proyectos de grado a futuro. Este proyecto también permite aprender una nueva herramienta de programación dentro de las FPGA, el lenguaje VERILOG que se asemeja al Lenguaje C, ya que el lenguaje que actualmente se dicta en el curso de Comunicaciones Digitales Avanzado (CDA) es el VHDL. Este proyecto aprovecha los módulos ADC-DAC de la FPGA para tener un mejor manejo al momento de diseñar y programar los filtros digitales, entonces básicamente se ingresa una señal del generador de señales de los laboratorios de la carrera de electrónica al módulo ADC de la FPGA se realiza el proceso del filtro que se haya implementado (FIR oIIR) y por último se obtiene la señal del módulo DAC para ser mostrada en el osciloscopio de los laboratorios de la Carrera de Electrónica de la Universidad Politécnica Salesiana.
Palabras clave :	INGENIERÍA ELECTRÓNICA ANÁLISIS DE SISTEMAS FILTROS DIGITALES (MATEMÁTICAS) TARJETAS ELECTRÓNICAS PROCESAMIENTO DE SEÑALES - TÉCNICAS DIGITALES LABORATORIOS UNIVERSIDADES
Fecha de publicación :	jun-2012
URI :	https://dspace.ups.edu.ec/handle/123456789/3689
Idioma:	spa
Pertenece a las colecciones:	Grado

Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons